ZHCSN81A July 2023 – January 2025 ADS131B23-Q1
PRODUCTION DATA
在 TA = 25°C、APWR = 5V、DPWR = 5V、外部时钟的 fCLK = 8.192MHz 的条件下测得(除非另有说明)
| 32 个器件,增益 = 8,禁用全局斩波,以输入为基准 |
| 32 个器件,增益 = 8,启用全局斩波,以输入为基准 |
| 32 个器件,增益 = 4,包括 REFy 的误差 |
| 32 个器件,增益= 1,以输入为基准 |
| 32 个器件,增益 = 1,包括 REFy 的误差 |
| 32 个器件 |
| 32 个器件 |
| 27 个器件,ADC1y 增益 = 4,以输入为基准 |
| 32 个器件,ADC1y 增益 = 4,包括 REFy 的误差 |
| 28 个器件 |
| TDACy 输出电压 = 9 × VREFy / 40 |
| TDACy 输出电压 = –9 × VREFy / 40 |
| APWR 或 DPWR |
| AVDD = 3.3V |
| IOVDD = 3.3V |
| 工作模式,所有 ADC 均已启用并正在转换 |
| 禁用全局斩波,以输入为基准 |
| 启用全局斩波,以输入为基准 |
| 包括 REFy 的误差 |
| 以输入为基准 |
| 包括 REFy 的误差 |
| 以输入为基准 |
| 包括 REFy 的误差 |
| TDACy 输出电压 = 9 × VREFy / 40 |
| TDACy 输出电压 = –9 × VREFy / 40 |
| AVDD 或 IOVDD |
| AVDD = 3.3V |
| IOVDD = 3.3V |
| 32 个器件 |
| 工作模式,所有 ADC 均已启用并正在转换 |