ZHCADR5A June 2014 – January 2024 DS90UB913A-Q1 , DS90UB954-Q1 , DS90UB960-Q1
为了在 FPD-Link 器件之间实现无差错通信,高速通道上的回波损耗和插入损耗必须处于 TI 在最坏情况电流负载和温度条件下定义的限制范围内。高速通道包括串行器 PCB、电缆和解串器 PCB。PoC 网络只是 PCB 预算和总通道要求的一部分。每个 PCB 上的引线、连接器以及任何接触高速引线的元件都可能会影响通道上的损耗。因此,所选元件和电缆的布局和质量至关重要。
TI 从总通道、PCB 和电缆的预算方面定义了通道要求,其中总通道是 PCB 和电缆预算的综合结果。尽管建议分别满足 PCB 和电缆预算,但主要要求是满足总通道预算。这允许一定程度的灵活性,因为对于稍微违反 PCB 预算的 PoC 网络,如果使用较短或质量较高的电缆来补偿额外的损耗,则该网络仍然可以满足总通道预算。同样,如果有损耗的电缆超出了电缆预算,并且 PCB 设计在 PCB 预算内产生了额外的裕度,则仍然可以满足总通道损耗要求。只要 PCB 和电缆的综合损耗处于总通道预算范围之内,就可以认为通道规格得到满足。但是,建议尽可能充分地满足每项预算。在通过仿真或测量评估插入损耗和回波损耗时,必须在最高温度条件和电流负载下对系统施加应力。
回波损耗要求可防止信号衰减。回波损耗是指发送器看到的链路中的反射量。当通道中存在阻抗不匹配情况时,网络通常无法满足回波损耗要求。当电感器和铁氧体磁珠选择不当时,网络也无法满足要求。可以使用方程式 3 来计算回波损耗。
对于确保满足回波损耗要求而言,遵循数据表中的 FPD-Link 和 PoC 布局指南至关重要。如果电路板的设计已经完成,但不满足回波损耗要求,则 TDR 测试可以帮助确定电路板上阻抗不匹配的区域。表 4-2 给出了 FPD-Link III 同轴电缆应用的回波损耗要求。为了使系统稳健运行,回波损耗必须小于系统工作频率范围内列出的值。有关为每个单独的 FPD-Link 器件定义的所需通道规格和运行模式的更多信息,请联系 TI。
频率 | PCB 预算 (dB) | 总预算 (dB) | 电缆预算 (dB) |
---|---|---|---|
1 – 100MHz | -20 | -16 | -20 |
0.1 – 1GHz | -12 + 8×log(f[GHz]) | -9 + 7×log(f[GHz]) | -12 + 8×log(f[GHz]) |
1 – 2.1GHz | -12 | -9 | -12 |
插入损耗是指信号在通道中传输时损失的功率。无法满足插入损耗要求的原因通常是通道中的信号衰减,可以使用方程式 4 进行计算。
如果未能满足插入损耗要求,请验证是否遵循了 TI 提供的所有电路板布局布线和 PoC 指南,以及是否在信号传输和 PoC 中使用了高质量元件。表 4-2 给出了 FPD-Link III 同轴电缆应用的插入损耗要求。为了使系统稳健运行,插入损耗必须大于系统工作频率范围内列出的值。有关为每个单独的 FPD-Link 器件定义的所需通道规格和运行模式的更多信息,请联系 TI。
频率 | PCB 预算 (dB) | 总预算 (dB) | 电缆预算 (dB) |
---|---|---|---|
1MHz | -0.35 | -1.4 | -0.7 |
5MHz | -0.35 | -2.3 | -1.6 |
10MHz | -0.35 | -2.5 | -1.8 |
50MHz | -0.35 | -3.5 | -2.5 |
100MHz | -0.35 | -4.5 | -3.9 |
500MHz | -0.35 | -9.5 | -8.7 |
1.0GHz | -0.6 | -14.0 | -12.8 |
2.1GHz | -1.2 | -21.6 | -19.2 |