去耦电容器为需要大电源电流以响应内部开关的 IC 提供本地电荷源。去耦不足会导致所需的电源电流得不到满足，这可能会妨碍 IC 正常工作，从而导致发生信号完整性数据错误。这要求去耦电容器在所需频率范围内提供低阻抗。为了实现这一点，一种常见的方法是在电路板上均匀分布一组去耦电容器。除保持信号完整性之外，去耦电容器还可用作 EMC 滤波器，以防止高频射频信号在整个 PCB 中传播。

在电源平面和接地平面之间连接电容器时，电源实际上加载了一个串联谐振电路，其频率相关的 R-L-C 分量代表实际电容器的等效电路。图 4-15 所示为初始等效电路的寄生分量及其转换为串联谐振电路的情况。

图 4-15 通过串联谐振电路建模的电容器损耗

泄漏电阻 R_L 表示低频时泄漏电流导致的损耗。R_D 和 C_D 表示分子极化导致的损耗 (R_D) 和电介质吸收导致的损耗 (C_D)。R_S 表示电容器的引线和板中的电阻。这三项电阻损耗合并为一个等效串联电阻 (ESR)。与 ESR 一样，等效串联电感 (ESL) 将电容器板和内部引线的电感合并在一起。

请注意，电容器连接过孔虽然具有较低的阻抗，但会产生很大的串联电感。因此，通过在每个电容器端子上使用两个过孔来降低过孔电感。

图 4-16 所示为 10nF 电容器的电容器阻抗 (Z) 随频率变化的情况。在远低于自谐振频率 (SRF) 的频率下，容抗占主导地位。随着频率不断接近 SRF，感抗产生的影响逐渐变大，试图中和容性分量。在 SRF 下，容抗和感抗相互抵消，仅 ESR 有效。请注意，ESR 取决于频率，并且与普遍观点相反，在 SRF 下不会达到其最小值。不过，此时阻抗 Z 会达到最小值。

图 4-16 电容器阻抗与频率之间的关系

在分布式去耦网络中并联电容器起作用的原因是总电容会增加到 C_TOT = C x n，其中 n 是使用的去耦电容器的数量。由 X_c = 1/(ω x C) 可知，对于低于 SRF 的频率，电容器阻抗会降至 X_c = 1/(n x ω x C)。类似地，这对电感也成立。此处 L_TOT = L/n，由于 X_L = ω x L，对于高于 SRF 的频率，阻抗会降至 X_L = ω x L/n。

设计可靠的去耦网络时必须将低至直流的较低频率考虑在内，这需要采用大型旁路电容器。因此，若要在低频下提供足够低的阻抗，应在稳压器的输出端和 PCB 供电点放置 1μF 至 10μF 的钽电容器。对于更高的频率范围，应在每个高速开关 IC 旁放置数个 0.1μF 或 0.01μF 陶瓷电容器。