ZHCAAJ6G July 2022 – September 2023 ISO5451 , ISO5452 , ISO5851 , ISO5852S , ISO7142CC , ISO7142CC-Q1 , ISO721 , ISO721-Q1 , ISO721M , ISO721M-EP , ISO722 , ISO7220A , ISO7220M , ISO7221A , ISO7221B , ISO7221C , ISO7221M , ISO722M , ISO7230A , ISO7230C , ISO7230M , ISO7231A , ISO7231C , ISO7231M , ISO7240A , ISO7240C , ISO7240CF , ISO7240M , ISO7241A , ISO7241C , ISO7241M , ISO7242A , ISO7242C , ISO7242M , ISO7310-Q1 , ISO7310C , ISO7340-Q1 , ISO7340C , ISO7340FC , ISO7341-Q1 , ISO7341C , ISO7341FC , ISO7342-Q1 , ISO7342C , ISO7342FC , ISO7740 , ISO7741 , ISO7742 , ISO7760 , ISO7761 , ISO7762 , ISO7810 , ISO7820 , ISO7821 , ISO7830 , ISO7831 , ISO7840 , ISO7841 , ISO7842
4.3 爬电距离
爬电距离是沿绝缘材料表面测得的两个导电元件之间的最短路径。足够的爬电距离可防止漏电起痕，在漏电起痕过程中，绝缘表面或靠近绝缘表面的位置上会发生放电，进而在绝缘材料表面产生局部受损的部分导电路径。
漏电起痕发生的可能性取决于材料的相对漏电起痕指数 (CTI) 和环境污染程度。CTI 用于电绝缘材料，可提供在标准测试期间因漏电起痕而导致故障的电压数值。IEC 112 对漏电起痕和 CTI 进行了更全面的阐述。
漏电起痕可导致绝缘材料受损，通常由以下一种或多种原因造成：大气中的湿度、污染物的存在、腐蚀性化学品以及设备运行时所处的海拔高度。
随着隔离电压水平的不断升高，实现稳健的 PCB 设计比以往任何时候都更加重要，这不仅能够减少电磁干扰发射，还可以减少爬电问题。除宽隔离器封装之外，还可以使用诸如坡口之类的技术来实现所需的爬电距离（请参阅图 4-2）。
图 4-2 坡口切槽延长了有效爬电距离对于坡口（宽度大于 1mm），唯一的深度要求是现有爬电距离加上坡口的宽度和坡口深度的两倍必须等于或超过所需的爬电距离。切口不得将基板削弱到无法满足机械测试要求的程度。
此外，应在所有层上确保隔离器下方的空间没有布线、过孔和焊盘，以保持最大的爬电距离（请参阅图 4-1）。