ZHCSVW9 March 2024 TDA4AEN-Q1 , TDA4VEN-Q1
ADVANCE INFORMATION
晶体电路的设计还必须使其不超过表 6-21 中定义的 MCU_OSC0 工作条件的最大并联电容。晶体电路的并联电容 Cshunt 是晶体并联电容和寄生作用的组合。将晶体电路组件连接到 MCU_OSC0 的 PCB 信号引线彼此之间存在互寄生电容 CPCBXIXO,PCB 设计人员应该能够提取这些信号引线之间的互寄生电容。器件封装还具有互寄生电容 CXIXO,表 6-22 定义了该互寄生电容值。
PCB 布线的设计应尽量减消 XI 和 XO 信号引线之间的互电容。这通常是通过使信号引线较短并且使其不相互靠近来实现的。当布局要求这些信号靠近布线时,还可以通过在这些信号之间放置接地引线来最大限度地减小互电容。在选择晶体时,应尽量减小 PCB 上的互电容以提供尽可能大的裕度,这一点非常重要。
应选择满足以下公式的晶体。公式中的 CO 是晶体制造商指定的最大并联电容。
Cshunt ≥ CO + CPCBXIXO + CXIXO
例如,当所使用的晶体为 25MHz,ESR = 30Ω,CPCBXIXO = 0.04pF,CXIXO = 0.01pF,晶体的并联电容小于或等于 6.95pF 时,应满足该公式。