主页 时钟和计时 时钟抖动清除器
主页
时钟和计时
时钟抖动清除器

LMK04828

正在供货

具有集成式 2370 至 2630MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器

立即订购
数据表

LMK04828

正在供货
数据表 立即订购

产品详情

Number of input channels 3 Number of outputs 15 RMS jitter (fs) 88 Features JESD204B Output frequency (min) (MHz) 0.289 Output frequency (max) (MHz) 3080 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Operating temperature range (°C) -40 to 85
Number of input channels 3 Number of outputs 15 RMS jitter (fs) 88 Features JESD204B Output frequency (min) (MHz) 0.289 Output frequency (max) (MHz) 3080 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Operating temperature range (°C) -40 to 85
WQFN (NKD) 64 81 mm² (9 mm × 9 mm)
  • JEDEC JESD204B Support
  • Ultra-Low RMS Jitter
    • 88 fs RMS Jitter (12 kHz to 20 MHz)
    • 91 fs RMS Jitter (100 Hz to 20 MHz)
    • –162.5 dBc/Hz Noise Floor at 245.76 MHz
  • Up to 14 Differential Device Clocks from PLL2
    • Up to 7 SYSREF Clocks
    • Maximum Clock Output Frequency 3.1 GHz
    • LVPECL, LVDS, HSDS, LCPECL Programmable Outputs from PLL2
  • Up to 1 Buffered VCXO/Crystal Output from PLL1
    • LVPECL, LVDS, 2xLVCMOS Programmable
  • Dual Loop PLLatinum™ PLL Architecture
  • PLL1
    • Up to 3 Redundant Input Clocks
      • Automatic and Manual Switch-Over Modes
      • Hitless Switching and LOS
    • Integrated Low-Noise Crystal Oscillator Circuit
    • Holdover Mode When Input Clocks are Lost
  • PLL2
    • Normalized [1 Hz] PLL Noise Floor of
      –227 dBc/Hz
    • Phase Detector Rate up to 155 MHz
    • OSCin Frequency-Doubler
    • Two Integrated Low-Noise VCOs
  • 50% Duty Cycle Output Divides, 1 to 32
    (even and odd)
  • Precision Digital Delay, Dynamically Adjustable
  • 25-ps Step Analog Delay
  • Multi-Mode: Dual PLL, Single PLL, and Clock Distribution
  • Industrial Temperature Range: –40 to 85°C
  • Supports 105°C PCB Temperature (Measured at Thermal Pad)
  • 3.15-V to 3.45-V Operation
  • Package: 64-Pin QFN (9.0 mm × 9.0 mm × 0.8 mm)
  • JEDEC JESD204B Support
  • Ultra-Low RMS Jitter
    • 88 fs RMS Jitter (12 kHz to 20 MHz)
    • 91 fs RMS Jitter (100 Hz to 20 MHz)
    • –162.5 dBc/Hz Noise Floor at 245.76 MHz
  • Up to 14 Differential Device Clocks from PLL2
    • Up to 7 SYSREF Clocks
    • Maximum Clock Output Frequency 3.1 GHz
    • LVPECL, LVDS, HSDS, LCPECL Programmable Outputs from PLL2
  • Up to 1 Buffered VCXO/Crystal Output from PLL1
    • LVPECL, LVDS, 2xLVCMOS Programmable
  • Dual Loop PLLatinum™ PLL Architecture
  • PLL1
    • Up to 3 Redundant Input Clocks
      • Automatic and Manual Switch-Over Modes
      • Hitless Switching and LOS
    • Integrated Low-Noise Crystal Oscillator Circuit
    • Holdover Mode When Input Clocks are Lost
  • PLL2
    • Normalized [1 Hz] PLL Noise Floor of
      –227 dBc/Hz
    • Phase Detector Rate up to 155 MHz
    • OSCin Frequency-Doubler
    • Two Integrated Low-Noise VCOs
  • 50% Duty Cycle Output Divides, 1 to 32
    (even and odd)
  • Precision Digital Delay, Dynamically Adjustable
  • 25-ps Step Analog Delay
  • Multi-Mode: Dual PLL, Single PLL, and Clock Distribution
  • Industrial Temperature Range: –40 to 85°C
  • Supports 105°C PCB Temperature (Measured at Thermal Pad)
  • 3.15-V to 3.45-V Operation
  • Package: 64-Pin QFN (9.0 mm × 9.0 mm × 0.8 mm)

The LMK0482x family is the industry’s highest performance clock conditioner with JEDEC JESD204B support.

The 14 clock outputs from PLL2 can be configured to drive seven JESD204B converters or other logic devices, using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B applications, each of the 14 outputs can be individually configured as high-performance outputs for traditional clocking systems.

The high performance, combined with features such as the ability to trade off between power or performance, dual VCOs, dynamic digital delay, holdover, and glitchless analog delay, make the LMK0482x family ideal for providing flexible high-performance clocking trees.

The LMK0482x family is the industry’s highest performance clock conditioner with JEDEC JESD204B support.

The 14 clock outputs from PLL2 can be configured to drive seven JESD204B converters or other logic devices, using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B applications, each of the 14 outputs can be individually configured as high-performance outputs for traditional clocking systems.

The high performance, combined with features such as the ability to trade off between power or performance, dual VCOs, dynamic digital delay, holdover, and glitchless analog delay, make the LMK0482x family ideal for providing flexible high-performance clocking trees.
filter 查找其他 时钟抖动清除器
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同且具有相同引脚。
LMK04228 正在供货 具有双环 PLL 的超低噪声时钟抖动消除器 Jitter cleaner with dual loop PLLs
LMK04821 正在供货 支持 JESD204B 的超低抖动合成器和抖动消除器 Jitter synthesizer with lower VCO frequencies
LMK04826 正在供货 具有集成式 1840 至 1970MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器 Jitter cleaner with lower VCO frequencies
LMK04832 正在供货 具有双环路且符合 JESD204B 标准的超低噪声 3.2GHz、15 路输出时钟抖动清除器 Jitter cleaner with dual loop
功能与比较器件相似。
LMX1204 正在供货 支持 JESD204B/C SYSREF 和相位同步的 12.8GHz 射频缓冲器、乘法器和分频器 Up to 12.8-GHz clock buffer, multiplier and divider and five-channel JESD support

技术文档

未找到结果。请清除搜索并重试。
查看全部 16
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 LMK0482x Ultra Low-Noise JESD204B Compliant Clock Jitter Cleaner With Dual Loop PLLs 数据表 (Rev. AS) PDF | HTML 2017-9-27
应用手册 LMK时钟 family LVDS输出交流耦合设计注意事项 2021-6-10
应用手册 通过 TPS62913 低纹波和低噪声降压转换器为敏感型 ADC 设计供电 PDF | HTML 英语版 PDF | HTML 2021-2-5
应用手册 Multi-Clock Synchronization 2019-12-30
技术文章 Step-by-step considerations for designing wide-bandwidth multichannel systems PDF | HTML 2019-6-4
用户指南 LMK04826/28 User’s Guide (Rev. B) 2018-3-13
技术文章 Preparing for 5G applications: sync your multichannel JESD204B data acquisition sy PDF | HTML 2017-8-28
技术文章 High-speed data converter clocking for JESD204B PDF | HTML 2017-7-7
技术文章 How to complete your RF sampling solution PDF | HTML 2016-5-18
模拟设计期刊 2015 年第 2 季度模拟应用期刊 英语版 2015-6-18
模拟设计期刊 JESD204B 多器件同步：分解要求 英语版 2015-6-18
技术文章 Timing is Everything: Design JESD204B clocking using system reference modes PDF | HTML 2015-6-16
模拟设计期刊 何时选择JESD204B接口？ 英语版 2014-2-28
应用手册 JESD204B串行接口时钟需要及其实现 2014-1-7
用户指南 HSDC-SEK-10 2013-1-17
应用手册 LMK04828 as a Clock Source for the ADS42JB69 2012-11-14

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

LMK04828BEVM — LMK04828 评估模块

LMK04828BEVM 和 LMK04826BEVM 评估模块 (EVM) 支持 LMK0482x 系列器件。LMK0482x 器件是支持 JEDEC JESD204B 且在业内具有超高性能的时钟调节器。PLLATINUM™ 集成电路的双环路架构使用低噪声 VCXO 模块实现低于 100fs 的抖动 (12kHz 至 20MHz)。双环路架构由两个高性能锁相环 (PLL)、一个低噪声晶体振荡器电路以及一个高性能压控振荡器 (VCO) 构成。

第一个 PLL (PLL1) 提供低噪声抖动消除器功能。第二个 PLL (PLL2) 执行时钟和 SYSREF 生成。PLL1 可配置为与外部 VCXO (...)

支持的产品和硬件
有库存
限制：
??asset.out-of-stock-ti_zh_CN??
无货
评估板

TSG06D00EVM — 6GHz 双通道射频信号发生器评估模块

TSG06D00EVM 是德州仪器 (TI) 推出的一款双通道 6GHz 射频信号发生器评估模块，专为需要紧凑型、USB 控制射频源的工程师设计，适用于实验室工作台测试、系统评估及自动化测试应用。该器件提供两个半独立的相干射频输出通道，具有校准的功率输出和一个可通过 USB-TMC 访问的完整 SCPI 命令集。

用户指南: PDF | HTML
支持的产品和硬件
支持软件

CLOCKDESIGNTOOL — Clock Design Tool Software

时钟设计工具软件可帮助选择器件、设计环路滤波器，并进行定时器件解决方案仿真。当您输入所需的输出频率和参考频率（可选）后，该工具就会提供能够满足指定要求的 TI 器件、分频器值，并推荐能够尽可能减少抖动的环路滤波器。

CLOCKDESIGNTOOL 教程视频

我要使用哪一个软件？

产品

环路滤波器和器件配置 + 仿真

模拟工具

器件寄存器编程

LMX24xx PLL 系列

EasyPLL

时钟架构

CodeLoader

LMX25xx PLL+VCO 系列

时钟设计工具

LMK 抖动清除器和分配器

支持的产品和硬件
支持软件

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

德州仪器 (TI) 时钟和合成器 (TICS) 专业软件用于对具有以下前缀的产品编号的评估模块 (EVM) 进行编程：CDC、LMK 和 LMX。这些产品包括锁相环和电压控制振荡器 (PLL+VCO)、合成器和时钟器件。

支持的产品和硬件
仿真模型

LMK04828 IBIS Model (Rev. F)

SNAM148F.ZIP (175 KB) - IBIS 模型
支持的产品和硬件
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。

支持的产品和硬件
设计工具

PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具

PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。

支持的产品和硬件

许多 TI 参考设计都包括 LMK04828

通过我们的参考设计选择工具来审查并确定最适用于您应用和参数的设计。
封装 引脚 CAD 符号、封装和 3D 模型
WQFN (NKD) 64 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

可获得 TI 工程师技术支持的 TI E2E™ 论坛

查看全部论坛主题 查看英文版全部论坛主题

所有内容均由 TI 和社区贡献者按“原样”提供，并不构成 TI 规范。请参阅使用条款。

如果您对质量、包装或订购 TI 产品有疑问，请参阅 TI 支持。​​​​​​​​​​​​​​

视频系列

观看全部视频

视频