

Technical Article

宽带多通道系统设计的分步考虑事项



Jason Clark

下一代**航空航天和国防**以及**测试和测量**系统带宽从几十兆赫到几百兆赫再到几千兆赫。相控阵雷达、**5G** 无线测试系统、电子战和数字示波器的发展趋势是不断提高带宽，并显著增加系统中的通道数量。

这些趋势使信号链设计变得复杂，包括数据转换器、时钟和电源。选择合适的数据转换器、同步多个通道以及进行电源优化对于跨多个通道实现必要带宽的重要性。

选择您的数据转换器

每种系统架构都始于对系统性能影响较大的器件；在宽带系统中，即为数据转换器。其选择取决于您对以下问题的回答：

- 您是否会使用零中频 (IF)/复混频器架构 (图 1)？
 - 优点：模数转换器 (ADC) 输入带宽和采样速率低于其他架构，可以简化或消除滤波。
 - 缺点：I 和 Q 路径的每个天线元件需要两个 ADC 通道，混频器图像可能会导致系统性能降低。
- 您是否会使用外差方法 (图 2)？
 - 优点：您只需要一个数据转换器通道，且 ADC 输入带宽低于射频 (RF) 采样。
 - 缺点：它需要一个或多个混频器、信号图像和产生的谐波会使滤波变得复杂，并且很难调整目标频率；您必须移动本机振荡器 (LO)。
- 是否使用直接 RF 采样 (图 3)？
 - 优点：在简化的信号链中，您不需要混频器，并且可以使用数字下变频器 (DDC) 和数控振荡器 (NCO) 轻松地对频率进行数字调整。
 - 缺点：最高信号频率需要在 ADC 的输入带宽范围内，您需要进行频率规划以实现最高性能。




图 1. 典型的复频混频器架构




图 2. 典型的外差架构




图 3. 典型的 RF 采样架构

- 您需要测量的最宽带宽信号是什么？

- 对于直接采样，数据转换器至少需要信号瞬时带宽的 2.5 倍的采样率，对于零 IF，采样率至少需要达到 1.25 倍。
- 为了获得出色性能，瞬时带宽约 10 倍的采样率可让您更轻松避免信号谐波和杂散。

TI 的 [RF 采样频率规划器](#)、[模拟滤波器](#)和 [DDC Excel 计算器](#)可帮助您满足频率规划和滤波要求，并向您展示信号复杂数字抽取的影响。

如前所述，宽带系统需要具有高采样率的转换器。例如，为避免信号谐波，信号带宽为 1GHz 的 RF 采样系统将受益于转换速度为约 10GSPS 的数据转换器。直到最近，TI 最快的转换器是 ADC12DJ3200，这是一款 12 位 ADC，在双通道模式下每通道运行速率为 3.2GSPS，在单通道模式下运行速率为 6.4GSPS。但即使在单通道模式下，它也无法满足所需的 10GSPS 速度。为了满足这一要求，[用于 DSO、RADAR 和 5G 无线测试系统的灵活的 3.2GSPS 多通道 AFE 参考设计](#)（如图 4 所示）将两个 ADC12DJ3200 整合在一个电路板上。




图 4. 多通道 AFE 参考设计方框图

该参考设计具有系统灵活性，因为它可以在四通道 3.2GSPS 模式、双通道 6.4GSPS 模式下运行，或在高达 12.8GSPS 的速率下作为单通道运行。我们[适用于高速示波器和宽带数字转换器的 12.8GSPS 模拟前端参考设计](#)说明了两个 ADC 的板载交错。

现在，随着我们全新的双通道 5.2GSPS ADC12DJ5200RF 推出，您可以为下一代设计提供更高的性能和灵活性。ADC12DJ5200RF 与 ADC12DJ3200 引脚兼容，因此我们能够快速修改现有的参考设计，现在可提供[适用于 12 位数字转换器的可扩展 20.8GSPS 参考设计](#)。在 20.8GSPS 下，该器件的整个 8GHz 输入带宽可以在单次采集中进行数字化。

为您的设计计时

选择数据转换器后，必须设计时钟架构。为单个数据转换器提供时钟很简单，但许多系统（例如我们的交错设计）需要同时为多个转换器提供同步时钟。例如，大型相控阵系统可能具有数百或数千个通道。TI 提供多种器件和参考设计来帮助应对这一设计挑战。

我们[适用于 DSO、雷达及 5G 无线测试仪的多通道 JESD204B 15GHz 时钟参考设计](#)是一个全时钟子系统。如图 5 所示，该设计包括多个时钟参考选项，例如 LMK61E2 可编程振荡器和 LMK04828，一个具有 14 个独立时钟输出的时钟分配器件，以及两个 LMX2594 锁相环/合成器，它们提供高达 15GHz 的超低相位噪声时钟，如图 6 所示。此外，LMX2594 还可以为具有 JESD204B 接口的数据转换器生成同步 SYSREF 时钟。LMX2594 还让您能够跨多个器件同步时钟的相位。在该参考设计中，您将找到多个频率下的相位噪声图（如图 6 所示），以及偏斜小于 10ps 的通道间偏斜测量值。




图 5. 多通道 JESD204B 15GHz 时钟方框图




图 6. LMX2594 15GHz 时的相位噪声

根据配置，该板支持多达两个数据转换器和两个现场可编程门阵列 (FPGA)，但可以很容易地适应多达六个转换器和一个 FPGA 的时钟。不过，许多系统需要明显更多的通道。对于这些情况，我们适用于 [RADAR 和 5G 无线测试仪的高通道数 JESD204B 时钟生成参考设计](#) 和 [适用于 RADAR 和 5G 无线测试仪的高通道数 JESD204B 菊花链时钟参考设计](#) 可使时钟以树状结构（如图 7 所示）或菊花链配置运行。使用这些技术，您可以扩展到数千个通道，同时将系统性能的劣化降至最低。




图 7. JESD204B 时钟生成参考设计树结构方框图

为您的设计供电

时钟架构稳定后，下一个挑战是为您的设计供电。数据转换器和时钟可能对直流/直流转换器的开关噪声敏感，因此大多数电源设计人员将采用低噪声、低压降稳压器 (LDO) 的直流/直流转换器。然而，通过仔细布局和滤波，许多电源上通常不需要 LDO。

我前面提到的 3.2GSPS 多通道模拟前端参考设计具有完整电源，包括直流/直流稳压器和 LDO，如图 8 中所示。可以使用滤波器绕过此设计中的 LDO，以测试哪些电源对开关噪声最敏感。我们的测试证实，在绕过 LDO 的情况下，设计性能没有影响，这也提供了提高电源效率的额外优势。




图 8. 3.2GSPS 多通道 AFE 参考设计电源方框图

该电路板顶部还包括一系列接头引脚，使您可以通过新设计绕过板载电源解决方案，例如我们的低噪声电源参考设计，从而最大限度地提高 12.8GSPS 数据采集系统的性能。此参考设计（如图 9 所示）支持将所有直流/直流稳压器同步到主时钟，从而更容易滤除转换器开关噪声。此外，您可以将时钟的相位移至每个转换器，使所有转换器不会同时开关，从而降低总开关能量。最后，参考设计上的直流/直流转换器更高效，可降低电路板的总功率损耗。与原始设计一样，仍可以绕过 LDO。




图 9. 低噪声电源参考设计方框图

您会发现，选择正确的数据转换器只是您面临的挑战之一。做出正确的选择后，选择合适的时钟和电源设计至关重要，这样不会降低成本高昂的数据转换器的性能。

其他资源

- 查看我们的培训视频：[使用频率和采样率规划计算器优化您的 RF 采样 ADC 接收器性能。](#)
- 查看 TI 全套高速 [ADC](#) 和 [数模转换器](#) 产品系列。

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月