主页 开关与多路复用器 模拟开关和多路复用器 协议和总线开关和多路复用器
主页
开关与多路复用器
模拟开关和多路复用器
协议和总线开关和多路复用器

SN74CBTLV3257

正在供货

具有局部断电模式的 3.3V、2:1 (SPDT)、4 通道模拟开关

立即订购
数据表

SN74CBTLV3257

正在供货
数据表 立即订购

产品详情

Protocols Analog, I2C, I2S, JTAG, RGMII, SPI, TDM, UART Configuration 2:1 SPDT Number of channels 4 Bandwidth (MHz) 200 Supply voltage (max) (V) 3.6 Ron (typ) (mΩ) 5000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 3.6 Operating temperature range (°C) -40 to 85 Input/output continuous current (max) (mA) 128 COFF (typ) (pF) 5.5 Ron (max) (mΩ) 40000 VIH (min) (V) 2 VIL (max) (V) 0.8 Rating Catalog
Protocols Analog, I2C, I2S, JTAG, RGMII, SPI, TDM, UART Configuration 2:1 SPDT Number of channels 4 Bandwidth (MHz) 200 Supply voltage (max) (V) 3.6 Ron (typ) (mΩ) 5000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 3.6 Operating temperature range (°C) -40 to 85 Input/output continuous current (max) (mA) 128 COFF (typ) (pF) 5.5 Ron (max) (mΩ) 40000 VIH (min) (V) 2 VIL (max) (V) 0.8 Rating Catalog
SOIC (D) 16 59.4 mm² 9.9 x 6 SSOP (DBQ) 16 29.4 mm² 4.9 x 6 TSSOP (PW) 16 32 mm² 5 x 6.4 TVSOP (DGV) 16 23.04 mm² 3.6 x 6.4 UQFN (RSV) 16 4.68 mm² 2.6 x 1.8 VQFN (RGY) 16 14 mm² 4 x 3.5
  • 两个端口间使用 5Ω 开关连接
  • 数据 I/O 端口上的轨至轨开关
  • Ioff 支持局部关断模式运行
  • 闩锁性能超出 JESD 78 II 类规范要求的 100mA
  • 静电放电 (ESD) 保护性能超过 JESD 22 规范的要求
    • 2000V 人体放电模型 (A114-A)
    • 200V 机器模型 (A115-A)
  • 两个端口间使用 5Ω 开关连接
  • 数据 I/O 端口上的轨至轨开关
  • Ioff 支持局部关断模式运行
  • 闩锁性能超出 JESD 78 II 类规范要求的 100mA
  • 静电放电 (ESD) 保护性能超过 JESD 22 规范的要求
    • 2000V 人体放电模型 (A114-A)
    • 200V 机器模型 (A115-A)

SN74CBTLV3257 器件是一款 4 位 2 选 1 高速 FET 多路复用器/多路解复用器。此开关具有低通态电阻，可以在最短传播延迟情况下建立连接。

选择 (S) 输入控制数据流。当输出使能 (OE) 输入为高电平时，FET 多路复用器/多路解复用器被禁用。

该器件完全 适用于 使用 Ioff 的局部掉电应用。Ioff 特性确保在关断时防止损坏电流通过器件回流。该器件可在关断时提供隔离。

为了确保加电或断电期间的高阻抗状态，OE 应通过一个上拉电阻器被连接至 VCC；该电阻器的最小值由驱动器的电流吸入能力来决定。

SN74CBTLV3257 器件是一款 4 位 2 选 1 高速 FET 多路复用器/多路解复用器。此开关具有低通态电阻，可以在最短传播延迟情况下建立连接。

选择 (S) 输入控制数据流。当输出使能 (OE) 输入为高电平时，FET 多路复用器/多路解复用器被禁用。

该器件完全 适用于 使用 Ioff 的局部掉电应用。Ioff 特性确保在关断时防止损坏电流通过器件回流。该器件可在关断时提供隔离。

为了确保加电或断电期间的高阻抗状态，OE 应通过一个上拉电阻器被连接至 VCC；该电阻器的最小值由驱动器的电流吸入能力来决定。
filter 查找其他 协议和总线开关和多路复用器
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能优于所比较器件的普遍直接替代产品
TMUX1574 正在供货 具有断电保护功能和 1.8V 输入逻辑的 5V、2:1 (SPDT)、4 通道模拟开关 Upgraded 2-GHz bandwidth, 2-Ω RON, and 1.8-V logic support
功能与比较器件相同，但引脚排列有所不同
TMUX1575 正在供货 具有 1.2V 逻辑的低电容、2:1 (SPDT) 4 通道断电保护开关 This product is in a 60% smaller WCSP package, operates at 1.8-GHz bandwidth and supports 1.2-V logic.

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 23
类型 标题 下载最新的英语版本 日期
* 数据表 SN74CBTLV3257 低电压、4 位、2 选 1 FET 多路复用器/多路解复用器 数据表 (Rev. M) PDF | HTML 英语版 (Rev.M) PDF | HTML 2018年 8月 6日
应用手册 选择正确的德州仪器 (TI) 信号开关 (Rev. E) PDF | HTML 英语版 (Rev.E) PDF | HTML 2022年 8月 5日
应用手册 多路复用器和信号开关词汇表 (Rev. B) 英语版 (Rev.B) PDF | HTML 2022年 3月 11日
应用简报 利用关断保护信号开关消除电源时序 (Rev. C) 英语版 (Rev.C) PDF | HTML 2021年 10月 21日
应用简报 通过使用多路复用器实现基于 SPI 的闪存扩展 (Rev. B) PDF | HTML 2021年 10月 7日
应用简报 通过使用多路复用器实现基于 SPI 的闪存扩展 (Rev. A) PDF | HTML 最新英语版本 (Rev.B) PDF | HTML 2021年 1月 6日
选择指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 How to Select Little Logic (Rev. A) 2016年 7月 26日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 最新英语版本 (Rev.AC) PDF | HTML 2014年 11月 17日
选择指南 小尺寸逻辑器件指南 (Rev. E) 最新英语版本 (Rev.G) 2012年 7月 16日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
更多文献资料 Digital Bus Switch Selection Guide (Rev. A) 2004年 11月 10日
产品概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
应用手册 Bus FET Switch Solutions for Live Insertion Applications 2003年 2月 7日
应用手册 Texas Instruments Little Logic Application Report 2002年 11月 1日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文献资料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
用户指南 CBT (5-V) And CBTLV (3.3-V) Bus Switches Data Book (Rev. B) 1998年 12月 1日
选择指南 Logic Guide (Rev. AC) PDF | HTML 1994年 6月 1日

设计和开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

DLPDLCR4710EVM-G2 — 全高清 DLP4710 芯片组评估模块

DLP® LightCrafter Display 4710 EVM-G2 是一款易于使用的即插即用型评估平台，适用于全高清 DLP4710 芯片组。DLP4710 芯片组设计用于多种显示应用，如便携式投影仪、无屏电视、交互式显示器和数字标牌。DLP4710 芯片组由 DLP4710（0.47 英寸 1080p）全高清 DMD、DLPC3439 显示控制器和 DLPA3005 PMIC/LED 驱动器组成。此 EVM 配有生产就绪型光学引擎并以小巧外形实现了分辨率（全高清）、亮度和可编程性的完美结合。

DLPDLCR4710EVM-G2 工具包括电路板、光学引擎、DMD、柔性电缆和 LED (...)
用户指南: PDF
View Options
评估板

PP-SALB2-EVM — PP-SALB2-EVM 智能放大器扬声器特性板评估模块（学习板 2）

此电路板支持：TAS2555YZEVM、TAS2557EVM 和 TAS2559EVM。

智能放大器扬声器特性鉴定板与配套的 TI 智能放大器和 PurePath Console 软件配合使用时，可让用户测量扬声器偏移、温度和其他参数，以便与 TI 智能放大器产品配合使用。  整个解决方案提供了易用的分步流程，可指导您完成整个扬声器特性描述过程。  表征完成后，扬声器参数随后会自动加载到 PurePath Console，因此可以开始进行微调，通过扬声器保护实现出色音质。

用户指南: PDF
TI.com 上无现货
评估板

TMDSCSK388 — DM38x 摄像机入门套件 (CSK)

借助 DM38x 摄像机入门套件 (CSK)，开发人员可以着手设计通过无线或有线连接的数字视频应用，如安全摄像机、车用 DVR、内窥镜、运动可穿戴摄像机、无人机、可视门铃、监视器以及其他联网视频产品。

DM38x CSK 由 DM388 处理器板和 TMDSCSKCC I/O 通用载板组成。处理器板设计小巧 (60mm x 44mm)，包含 DM388 器件、电源元件、存储器和 TI WiLink 8 WiFi/Bluetooth®/BLE 模块。它旨在用作生产系统的硬件参考。载板为通用型，如果需要，可与其他数字媒体 (DM) 处理器板配合一起使用。随附的 Leopard Imaging (...)

用户指南: PDF
TI.com 上无现货
评估板

TMDXEVM368 — TMS320DM36x 评估模块

借助 TMS320DM36x 数字视频评估模块 (DVEVM)，开发人员可直接评估 TI 的数字媒体 (DMx) 处理器，并开始构建数字视频应用，如 IP 安防摄像头、运动相机、无人机、可穿戴器件、数字标牌、可视门铃及其他数字视频产品

TMS320DM36x DVEVM 使开发人员能够编写适用于 ARM 的生产就绪型应用代码，并使用 DMx API 访问 HDVICP 协处理器核心，从而直接开始开发 TMS320DM368 和 TMS320DM365 数字媒体处理器的应用。

用户指南: PDF
TI.com 上无现货
接口适配器

LEADED-ADAPTER1 — 表面贴装转 DIP 接头适配器，用于快速测试 TI 的 5、8、10、16 和 24 引脚引线式封装。

EVM-LEADED1 电路板可用于对 TI 的常见引线式封装进行快速测试和电路板试验。  该电路板具有足够的空间，可将 TI 的 D、DBQ、DCT、DCU、DDF、DGS、DGV 和 PW 表面贴装封装转换为 100mil DIP 接头。     

用户指南: PDF
TI.com 上无现货
接口适配器

LEADLESS-ADAPTER1 — 表面贴装转 DIP 接头适配器，用于测试 TI 的 6、8、10、12、14、16 和 20 引脚无引线封装

EVM-LEADLESS1 板可用于对 TI 的常见无引线封装进行快速测试和电路板试验。  该评估板有足够的空间，可将 TI 的 DRC、DTP、DQE、RBW、RGY、RSE、RSV、RSW RTE、RTJ、RUK、RUC、RUG、RUM、RUT 和 YZP 表面贴装封装转为 100mil DIP 接头。
用户指南: PDF
TI.com 上无现货
仿真模型

HSPICE Model for SN74CBTLV3257

SCDM133.ZIP (180 KB) - HSpice Model
下载
仿真模型

SN74CBTLV3257 IBIS Model (Rev. A)

SCDM013A.ZIP (25 KB) - IBIS Model
下载
参考设计

TIDA-00179 — 连接至绝对位置编码器的通用数字接口参考设计

TIDA-00179 是符合 EMC 标准的通用数字接口，可连接 EnDat 2.2、BiSS®、SSI 或 HIPERFACE DSL® 等绝对位置编码器。此参考设计支持 15V 至 60V（标称电压为 24V）的宽输入电压范围。具有 3.3V 逻辑 I/O 信号的连接器支持与 Sitara AM437x 或 Delfino F28379 等主机处理器直接连接，从而运行相应的主协议。

Sitara AM437x（EnDat2.2、BiSS 和 HIPERFACE DSL）或 Delfino DesignDRIVE（EnDat2.2 和 BiSS）提供主器件实现。此设计支持主机处理器选择 4 (...)

设计指南: PDF
原理图: PDF
参考设计

TIDEP0057 — 基于 PRU-ICSS 并采用 AM437x 的多协议数字位置编码器主接口参考设计

这是一个具有可编程实时单元和工业通信子系统 (PRU-ICSS) 的 Sitara™ 处理器上的工业通信参考设计。此设计介绍集成式多协议数字位置编码器主接口支持。支持的数字位置编码器主协议是 EnDat 2.2、HIPERFACE DSL ® 和 BiSS C。集成多协议编码器主接口的优点是无需额外的现场可编程门阵列 (FPGA)、专用集成电路 (ASIC) 和可编程逻辑器件 (PLD) 即可工作，同时支持多种编码器协议以节省成本和减少布板空间。该参考设计利用了单芯片驱动器评估板 (TMDSIDK437X) 和绝对位置编码器参考设计 (TIDA-00179) 的通用数字接口。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01021 — 适用于 DSO、雷达和 5G 无线测试器的多通道 JESD204B 15GHz 时钟参考设计

高速多通道应用需要精确的时钟解决方案来管理通道间偏移，以实现最佳系统 SNR、SFDR 和 ENOB。本参考设计通过 TI 的 LMX2594 宽带 PLL 及集成式 VCO，可为 JESD204B 接口生成 10MHz 至 15GHz 的时钟信号和 SYSREF，从而支持两块独立板卡上的两个高速通道。时钟频率为 15GHz 时，10KHz 偏移相位噪声小于 -104dBc/Hz。  通过使用 TI 的 ADC12DJ3200 高速转换器 EVM，可实现小于 10ps 的板对板时钟偏斜以及 49.6dB 的 SNR（输入信号为 (...)
设计指南: PDF
原理图: PDF
参考设计

TIDA-01023 — 适用于雷达和 5G 无线测试仪的高通道数 JESD204B 时钟生成参考设计

高速多通道应用需要低噪声、可扩展且可进行精确通道间偏移调节的时钟解决方案，以实现最佳系统 SNR、SFDR 和 ENOB。该参考设计使用一个主时钟器件和多个从时钟器件，支持高通道数 JESD204B 同步时钟。该设计采用 TI 的 LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL，可提供多通道 JESD204B 时钟，能够实现低于 10ps 的时钟间偏移。此设计在 3GSPS 环境中经过 TI ADC12DJ3200 EVM 的检测，具有更好的 SNR 性能，通道间偏移低于 (...)
设计指南: PDF
原理图: PDF
参考设计

TIDA-01024 — 适用于雷达和 5G 无线测试仪的高通道数 JESD204B 菊花链时钟参考设计

高速多通道应用需要低噪声、可扩展且可进行精确通道间偏移调节的时钟解决方案，以实现最佳系统 SNR、SFDR 和 ENOB。该参考设计支持在菊花链配置中增加 JESD204B 同步时钟。该设计采用 TI 的 LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL，可提供多通道 JESD204B 时钟，能够实现低于 10ps 的时钟间偏移。此设计在 3GSPS 环境中经过 TI ADC12DJ3200 EVM 的检测，具有更好的 SNR 性能，通道间偏移低于 (...)
设计指南: PDF
原理图: PDF
参考设计

TIDEP0054 — 适用于变电站自动化的并行冗余协议 (PRP) 以太网参考设计

此参考设计为智能电网输电和配电网络中的变电站自动化设备提供高可靠性、低延迟网络通信。它支持 IEC 62439 标准中使用 PRU-ICSS 的并行冗余协议 (PRP) 规范。此参考设计是 FPGA 方法的较低成本替代方法，可提供在无需额外组件的情况下添加 IEC 61850 支持等功能的灵活性和性能。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01226 — 采用 DLP Pico 技术的紧凑型全高清 1080p（高达 16A）投影显示参考设计

此参考设计采用 DLP Pico™ 0.47 英寸 TRP 全高清 1080p 显示屏芯片组，并在 DLP LightCrafter Display 4710 G2 评估模块 (EVM) 中实施、支持将全高清分辨率用于投影显示应用，例如辅助投影仪、无屏显示、交互式显示、可穿戴设备（包括头戴式显示）、标牌、工业和医疗显示。设计中采用的芯片组包括 DLP4710 (.47 1080p) DMD、DLPC3439 显示控制器和 DLPA3005 PMIC/LED 驱动器。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0043 — Acontis EtherCAT 主站协议栈参考设计

Acontis EC-Master EtherCAT Master 堆栈是一种可移植度非常高的软件堆栈，可在各种嵌入式平台上使用。EC-Master 支持高性能的 TI Sitara MPU，可提供先进的 EtherCAT Master 解决方案，客户可使用该解决方案来实施 EtherCAT 通信接口电路板、基于 EtherCAT 的 PLC 或运动控制应用。EC-Master 结构设计让用户无需计划额外的任务，因此即使在没有操作系统的平台（例如 AM335x 上支持的 TI Starterware）上也可以使用全部堆栈功能。这种架构结合高速以太网驱动器让用户能在 Sitara 平台上实施 (...)
设计指南: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
SOIC (D) 16 Ultra Librarian
SSOP (DBQ) 16 Ultra Librarian
TSSOP (PW) 16 Ultra Librarian
TVSOP (DGV) 16 Ultra Librarian
UQFN (RSV) 16 Ultra Librarian
VQFN (RGY) 16 Ultra Librarian
应遵守 TI 评估类商品的标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频