ZHDU074 March   2026

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
      1. 2.2.1  控制逻辑
      2. 2.2.2  开关电源
        1. 2.2.2.1 计算方法：D
        2. 2.2.2.2 计算方法： 1 – D
        3. 2.2.2.3 计算方法： D + (1 – D)
      3. 2.2.3  传播延迟
      4. 2.2.4  MOSFET 选择
      5. 2.2.5  反激式或续流二极管的选择
      6. 2.2.6  检测电阻的选择
      7. 2.2.7  输入电容的选择
      8. 2.2.8  输出电容选型
      9. 2.2.9  设计示例 #1：单 RSENSE 配置
      10. 2.2.10 设计示例 #2：双 RSENSE 配置
    3. 2.3 重点产品
      1. 2.3.1 TPSI31P1-Q1
      2. 2.3.2 TPS7A49
  9. 3硬件、软件、测试要求和测试结果
    1. 3.1 硬件要求
    2. 3.2 测试设置
    3. 3.3 测试结果
  10. 4设计和文档支持
    1. 4.1 设计文件
      1. 4.1.1 原理图
      2. 4.1.2 BOM
      3. 4.1.3 PCB 布局建议
        1. 4.1.3.1 使用大型回路平面以约束电磁场
        2. 4.1.3.2 尽可能地缩短高 diL/dt 环路长度以控制振荡和 EMI
        3. 4.1.3.3 尽可能减小 SW 节点面积以改善振铃和噪声
        4. 4.1.3.4 尽量减小电感器焊盘以限制寄生电容耦合
        5. 4.1.3.5 高压爬电距离和电气间隙
        6. 4.1.3.6 布局图
    2. 4.2 工具
    3. 4.3 文档支持
    4. 4.4 支持资源
    5. 4.5 商标
  11. 5关于作者

4.1.3.2 尽可能地缩短高 diL/dt 环路长度以控制振荡和 EMI

通过将输入电容靠近开关电路放置来优化高 di/dt 环路。图 4-2 使用简化版原理图和参考设计布局展示了主要参考设计电流环路。

TIDA-050082 TIDA-050082
图 4-2 高 di/dt 环路原理图和布局

在此电路中，S1 代表 MOSFET，S2 代表反激式二极管。电流在 S1 和 S2 路径之间交替；在环路重叠的部分，电流保持连续，但在非重叠部分中是不连续的。这会导致一个高 di/dt 环路，因为电流会突然从零跳变到满载电流。该环路中的寄生电感和电容形成谐振电路，在转换期间产生电压振荡，如图 4-3 所示。过多的振荡可能会超过绝对最大规格，从而可能损坏 MOSFET 或反激式二极管。


TIDA-050082 理想与实际 VSW 行为

图 4-3 理想与实际 VSW 行为

减小高 di/dt 环路长度可以尽可能地减小寄生元件储存和释放的能量 (WL = 0.5 × LI2) 并减小电压过冲 (VL = L × diL/dt)。此外，该环路中的电流会形成时变 H 场，通过互感将电流注入附近的电路，从而导致更高的 EMI。为了获得最佳性能，应尽量缩短高 di/dt 环路的长度，并将输入电容尽可能靠近 MOSFET 的漏极和续流二极管的阳极放置。

如果过多的 VSW 振荡持续存在，请考虑通过以下方法来增加阻尼：

  • 增大 MOSFET 栅极电阻以减缓导通速度
  • 在检测电阻上串联电阻
  • 在 SW 节点与 HV− 之间添加一个 RC 缓冲电路