ZHDA302 August   2026 TDA4AH-Q1 , TDA4AP-Q1 , TDA4VH-Q1 , TDA4VP-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2USB 3.1 合规性模式：工作原理
    1. 2.1 首字母缩写词及定义
    2. 2.2 LTSSM 和 RX 检测
    3. 2.3 合规性模式进入方法
    4. 2.4 寄存器参考
      1. 2.4.1 xHCI PORTSC：端口状态和控制寄存器
      2. 2.4.2 PORTSC 位字段说明（USB 3.0 — xHCI 规范§4.19.7）
      3. 2.4.3 PLS 编码：USB 3.0 链路状态
      4. 2.4.4 在进入合规性测试之前验证 RX 检测
      5. 2.4.5 合规性写入值解码：0x0a010340
    5. 2.5 合规性码型 CP1 和 SSC
      1. 2.5.1 USB PHY 寄存器 — CP1（时钟码型）
      2. 2.5.2 寄存器地址
      3. 2.5.3 CP1 写入值解码：0x18230c10
  6. 3合规性程序 — TDA4VH/AH/TDA4AP/VP
    1. 3.1  硬件要求
    2. 3.2  软件要求
    3. 3.3  EVM 设置
    4. 3.4  合规性码型参考
    5. 3.5  LFPS：低频周期信令
    6. 3.6  合规性码型 0 (CP0)
    7. 3.7  合规性码型 1 (CP1)
    8. 3.8  LeCroy 示波器设置和结果
    9. 3.9  故障排查
    10. 3.10 合规性程序： DRA821 / TDA4AL/VL/VE / J721S2
  7. 4总结
  8. 5参考资料

2.5 合规性码型 CP1 和 SSC

根据 USB 3.2 规范的定义，合规性码型 1 (CP1) 为一种以 5Gbps 全速线路速率传输的重复交替位码型 (101010..)。由于相邻位交替，因此产生的波形基频为：

f_CP1 = BitRate/2 = 5Gbps/2 = 2.5GHz

CP1 可分离确定性抖动 (DJ) 分量，便于提取随机抖动，同时有助于展频时钟 (SSC) 分析。

在 Jacinto SoC 上，SERDES PHY 不会仅根据 xHCI PORTSC 合规性写入自动生成 CP1。需要单独的 USB PHY 寄存器写入，以指示模拟 TX 输出 1010 时钟码型。经验证可用的寄存器写入如第 6.2 节所示。

本文档中介绍的 CP1 USB 寄存器写入并不会开启 SSC。SSC（展频时钟）是一种单独的 TX 时钟调制功能，有助于降低峰值电磁干扰 (EMI)。USB 规范要求 USB 超高速器件支持三角调制曲线，SSC 调制频率介于 30kHz 至 33kHz 之间，向下展频幅度高达 5000ppm（0.5% 深度）。有关 SSC 的更多详细信息，请参阅以下应用手册。