ZHDA302 August   2026 TDA4AH-Q1 , TDA4AP-Q1 , TDA4VH-Q1 , TDA4VP-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2USB 3.1 合规性模式：工作原理
    1. 2.1 首字母缩写词及定义
    2. 2.2 LTSSM 和 RX 检测
    3. 2.3 合规性模式进入方法
    4. 2.4 寄存器参考
      1. 2.4.1 xHCI PORTSC：端口状态和控制寄存器
      2. 2.4.2 PORTSC 位字段说明（USB 3.0 — xHCI 规范§4.19.7）
      3. 2.4.3 PLS 编码：USB 3.0 链路状态
      4. 2.4.4 在进入合规性测试之前验证 RX 检测
      5. 2.4.5 合规性写入值解码：0x0a010340
    5. 2.5 合规性码型 CP1 和 SSC
      1. 2.5.1 USB PHY 寄存器 — CP1（时钟码型）
      2. 2.5.2 寄存器地址
      3. 2.5.3 CP1 写入值解码：0x18230c10
  6. 3合规性程序 — TDA4VH/AH/TDA4AP/VP
    1. 3.1  硬件要求
    2. 3.2  软件要求
    3. 3.3  EVM 设置
    4. 3.4  合规性码型参考
    5. 3.5  LFPS：低频周期信令
    6. 3.6  合规性码型 0 (CP0)
    7. 3.7  合规性码型 1 (CP1)
    8. 3.8  LeCroy 示波器设置和结果
    9. 3.9  故障排查
    10. 3.10 合规性程序： DRA821 / TDA4AL/VL/VE / J721S2
  7. 4总结
  8. 5参考资料

3.4 合规性码型参考

表 3-3 合规性码型摘要
图形 信号描述 测量用途 如何进入 注释
LFPS 低频周期信令 满足上升/下降时间、突发速率和周期要求的周期信令。 直接连接测试夹具或通过 Echo 合规性命令
CP0 5Gbps 时的扰频 D0.0 眼图、TX 幅度 (VTX-DIFF)、上升/下降时间、TX 抖动 (Tj) 仅对 PORTSC 进行写入 (PLS = 10) 不适用
CP1

5Gbps 速率下，奈奎斯特频率为 2.5GHz 时的时钟码型

 最大切换频率下的 TX 输出电压；TX 抖动、SSC 分析。 PORTSC 写入 + USB PHY 写入 (0x18230c10) 通过 SERDES PLL 启用 SSC