ZHDA277 August   2026 TDA4AL-Q1 , TDA4VE-Q1 , TDA4VL-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2详细说明
    1. 2.1  DDR 内联 ECC 概述
      1. 2.1.1 DDR 内联 ECC 的优势
    2. 2.2  ECC 保护区域规划
    3. 2.3  ECC 容量考量
    4. 2.4  ECC 配置指南
      1. 2.4.1 ECC 生成阶段
      2. 2.4.2 ECC 保护阶段
    5. 2.5  为什么需要进行 DDR 预填充
    6. 2.6  使用 DRU 完成 DDR 预填充
    7. 2.7  DRU 资源分配
    8. 2.8  SBL 集成
    9. 2.9  推荐的初始化流程
    10. 2.10 性能评估
    11. 2.11 排除常见的 DDR 内联 ECC 部署问题
      1. 2.11.1 在预填充前启用 ECC 校验
      2. 2.11.2 ECC 区域配置不正确
      3. 2.11.3 已禁用读‑修改‑写操作
    12. 2.12 验证和调试注意事项
  6. 3总结
  7. 4参考资料

2.10 性能评估

使用 4GB DDR 配置对参考设计进行了评估。

DDR 容量 预填充时间
4GB 大约 147ms

结果表明，基于 DRU 的初始化可以在整个受保护 DDR 地址空间中高效地生成 ECC 信息，同时保持可接受的启动开销。

实际预填充时间可能因以下因素而异：

  • DDR 频率
  • DRU 配置
  • 受保护的存储器大小
  • 系统初始化序列
ECC 错误报告流程图 2-4 ECC 错误报告流程

图 2-4展示了 ECC 错误报告路径。

可纠正错误 (CE) 由 DDR 子系统自动纠正，而不可纠正的错误 (UE) 通过 ESM 报告以用于软件处理。