ZHDA277 August   2026 TDA4AL-Q1 , TDA4VE-Q1 , TDA4VL-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2详细说明
    1. 2.1  DDR 内联 ECC 概述
      1. 2.1.1 DDR 内联 ECC 的优势
    2. 2.2  ECC 保护区域规划
    3. 2.3  ECC 容量考量
    4. 2.4  ECC 配置指南
      1. 2.4.1 ECC 生成阶段
      2. 2.4.2 ECC 保护阶段
    5. 2.5  为什么需要进行 DDR 预填充
    6. 2.6  使用 DRU 完成 DDR 预填充
    7. 2.7  DRU 资源分配
    8. 2.8  SBL 集成
    9. 2.9  推荐的初始化流程
    10. 2.10 性能评估
    11. 2.11 排除常见的 DDR 内联 ECC 部署问题
      1. 2.11.1 在预填充前启用 ECC 校验
      2. 2.11.2 ECC 区域配置不正确
      3. 2.11.3 已禁用读‑修改‑写操作
    12. 2.12 验证和调试注意事项
  6. 3总结
  7. 4参考资料

2.1 DDR 内联 ECC 概述

TDA4VE DDR 内联 ECC 架构图 2-1 TDA4VE DDR 内联 ECC 架构

该架构提供持续的存储器损坏保护，同时尽可能降低软件开销。

DDR 内联 ECC 作为 DDR 子系统的一部分透明运行。

在存储器写操作期间：

  1. 用户数据写入 DDR。
  2. ECC 引擎计算 ECC 奇偶校验信息。
  3. ECC 信息与受保护数据一起自动存储。

在存储器读操作期间：

  1. 检索到数据和 ECC 信息。
  2. ECC 引擎执行校验子检查。
  3. 单比特错误会自动纠正。
  4. 检测并报告双比特错误。

该机制提供持续的运行时保护，在正常运行期间无需软件参与。