1 简介

TAx5x1x 器件支持多种 PLL 自动配置模式，在这些模式下，内部时钟根据输入时钟（CCLK、BCLK、FSYNC）进行配置。尽管该系列器件的自动模式可覆盖大多数典型用例，但有时需要或更倾向于使用手动时钟配置。手动时钟的一些示例用例包括：

当处于控制器模式，且 CCLK 与 FSYNC 频率不存在整数倍关系，同时该时钟不属于 TAx5x1x 系列的器件时钟配置与灵活时钟中表 3-7 所规定的自动 CCLK 固定模式允许的 CCLK 频率范围时。
1. 例如，15MHz CCLK 与 48kHz FSYNC。
具有特定时钟需求的非标准采样率。自动模式下的采样率检测仅适用于特定范围的 WCLK 频率；半自动模式适用于任何受支持的采样率，但您无法获知内部时钟的状态。
1. 例如，如果用户希望使用 50kHz 采样率（半自动模式支持该采样率，但自动模式不支持），并指定 PDM 时钟频率、CLKOUT，或验证 PLL 的开启/关闭状态。
非标准采样率下的采样率转换，包括 PASI 与 SASI 工作在不同采样率下，或者一个处于控制器模式、另一个处于外设模式。有关更多信息，请参阅 TAx5x1x 同步采样率转换。
需要深入了解 TAx5x1x 内部时钟方案的任何其他情况。了解内部时钟有助于生成通用的 CLKOUT、PDM 时钟，或在不同芯片之间重新创建设置以实现均匀的功耗。