ZHCUD82 August   2025 F28E120SB , F28E120SC , TMS320F2802-Q1 , TMS320F28020 , TMS320F280200 , TMS320F28021 , TMS320F28022 , TMS320F28022-Q1 , TMS320F280220 , TMS320F28023 , TMS320F28023-Q1 , TMS320F280230 , TMS320F28026 , TMS320F28026-Q1 , TMS320F28026F , TMS320F28027 , TMS320F28027-Q1 , TMS320F280270 , TMS320F28027F , TMS320F28027F-Q1 , TMS320F28030 , TMS320F28030-Q1 , TMS320F28031 , TMS320F28031-Q1 , TMS320F28032 , TMS320F28032-Q1 , TMS320F28033 , TMS320F28033-Q1 , TMS320F28034 , TMS320F28034-Q1 , TMS320F28035 , TMS320F28035-EP , TMS320F28035-Q1

 

  1.   1
  2.   TMS320F2802x/TMS320F2803x 至 TMS320F28E12x 的迁移概述
  3.   商标
  4. 1 简介
    1. 1.1 缩写
  5. 2 中央处理单元 (CPU)
  6. 3 开发工具
    1. 3.1 驱动程序库（Driverlib）
    2. 3.2 在 IQ_Math 和原生浮点之间迁移
    3. 3.3 嵌入式应用程序二进制接口（EABI）支持
  7. 4 封装和引脚分配
  8. 5 工作频率和电源管理
  9. 6 电源时序
  10. 7 存储器映射
    1. 7.1 随机存取存储器（RAM）
    2. 7.2 闪存和 OTP
      1. 7.2.1 扇区大小和数量
      2. 7.2.2 闪存参数
      3. 7.2.3 闪存入口点
      4. 7.2.4 双代码安全模块（DCSM）和密码位置
      5. 7.2.5 OTP
      6. 7.2.6 闪存编程
    3. 7.3 引导 ROM
      1. 7.3.1 引导 ROM 保留的 RAM
      2. 7.3.2 引导模式选择
      3. 7.3.3 引导加载程序
  11. 8 架构增强
    1. 8.1 时钟源和域
    2. 8.2 双时钟比较器 (DCC) 模块
    3. 8.3 看门狗计时器
    4. 8.4 外设中断扩展 (PIE)
    5. 8.5 锁定保护寄存器
    6. 8.6 通用输入/输出（GPIO）
    7. 8.7 外部中断
    8. 8.8 纵横制（X-BAR）
  12. 9 外设
    1. 9.1 新外设
      1. 9.1.1 直接存储器存取 (DMA)
      2. 9.1.2 模拟子系统互连
      3. 9.1.3 比较器子系统 (CMPSS)
      4. 9.1.4 可编程增益放大器 (PGA)
    2. 9.2 控制外设
      1. 9.2.1 增强型脉宽调制器 (MCPWM)
      2. 9.2.2 增强型捕获模块 (eCAP)
      3. 9.2.3 增强型正交编码脉冲模块（eQEP）
    3. 9.3 模拟外设
      1. 9.3.1 模数转换器 (ADC)
    4. 9.4 通信外设
      1. 9.4.1 SPI
      2. 9.4.2 SCI
      3. 9.4.3 UART
      4. 9.4.4 I2C
  13. 10仿真 – JTAG 端口
  14. 11器件勘误表
  15. 12器件比较概要
  16. 13参考资料

9.1.1 直接存储器存取 (DMA)

直接存储器存取 (DMA) 模块是基于事件的机器，它提供了一种在外设和/或存储器之间传输数据而无需 CPU 干预的硬件方法，因而有效释放了 CPU 资源给其他功能使用。当应用需要花费大量时间来移动大量数据时，使用 DMA 是理想的解决方案。此外，DMA 能够在将数据传输到块中时对数据进行正交重排，经过“乒乓”缓冲和合并，从而实现最优化的 CPU 处理。

DMA 传输由外设或软件触发器启动。共有六个独立的 DMA 通道，其中每个通道都可以单独配置，并有自身的唯一 PIE 中断用于 CPU 处理。所有六个 DMA 通道都以相同的方式运行，但通道 1 可以配置比其他五个通道更高的优先级。在最基本的层面上，DMA 是一种状态机，包含两个嵌套循环和紧密耦合的地址控制逻辑，这使得 DMA 能够在传输过程中重新排列数据块以便进行后处理。DMA 的主要特性包括：

  • 六个具有独立 PIE 中断的通道
  • 可从多个外设触发源独立触发每个 DMA 通道
  • 字大小：16 位或 32 位（SPI 限制到 16 位）
  • 吞吐量：3 个周期/字，无仲裁