| 一般问题 |
- 验证节 2一节中所示的测试设置并重复“ADC EVM 快速启动”一节以验证基本功能。
- 检查 ADC EVM 和 TI 采集卡的电源。如果 ADC EVM 上的电源正常 LED 未亮起，则可能存在电源问题。
- 检查信号和时钟连接
- 确保 FMC 连接器已牢固固定
|
| TI 采集卡在 GSPS FPGA Server 应用程序中无法连接 |
- 确保按照节 2.6一节中的所有步骤设置第三方软件
- 确保 Digilent JTAG 软件狗已正确连接。
- 使用 FT_Prog 搜索已连接的 USB 器件，并确保正确找到“Digilent USB 器件”。如果最初未找到，请断开软件狗与电路板的连接，重新插入 micro USB 电缆，然后进行搜索。
- 如果问题仍然存在，请启动命令提示符并输入命令“xsdb”以启动 Xilinx 调试服务器。如果命令提示符返回错误“xsdb”未被识别为内部或外部命令可运行的程序或批处理文件，则很可能环境变量未正确设置。
- 如果 xsdb 正确启动，则依次输入命令“connect”和“targets”。成功完成这些命令后，命令提示符将显示 xcku5p 作为目标之一。
- 如果 GSPS FPGA Server 中的电路板连接仍然失败，请卸载并重新安装该应用程序
|
| ADC EVM 无法在 GUI 中连接 |
- 验证 USB 电缆和子卡是否已牢固连接。
- 使用 FT_Prog 验证是否已找到 ADC FTDI 句柄且匹配以下“ADC3xRF72EVM_RevA”
|
| ADC EVM 编程失败 |
- 确保 ADC 的器件时钟具有足够的 EVM 功率 (9dBm)，并且频率与 GUI 中编程的频率相匹配。
- 确保所有跳线均位于默认位置。特别注意跳线 J24 是否已安装，因为此跳线控制 ADC 的 SPI 编程信号是来自 PC（通过 USB）还是 FPGA（通过 JTAG）。
- 检查 resetb 信号是否保持低电平。使用万用表探头测量 GPIO 接头上的 RSTb 信号。此信号读数约为 1.8V，表示 ADC 未处于复位状态。如果不是这种情况，则 EVM 可能已损坏或破裂。
|
| ADC 链路无法建立 |
- 在 ADC EVM GUI 的 FPGA 选项卡中，有多个 LED 用于指示 FPGA 状态。请参阅此选项卡以及下面相应的表条目。
|
| FPGA 连接 LED 未亮起 |
请参阅上面的表 条目“TI 采集卡在 GSPS FPGA Server 应用程序中无法连接” |
| FPGA 编程的 LED 未亮起 |
- 验证电源是否满足 6V，5A 的标准。对 FPGA 进行编程是 FPGA 电流消耗最高的操作之一。检查在此期间电源是否未达到其电流合规性要求。
|
| FPGA PLL 未锁定 |
- 验证 EVM 硬件是否已如节 2.7中所示设置，EVM 的参考时钟是否至少为 9dBm，以及频率是否与 GUI 中为 ADC 采样频率选择的频率相匹配。
- 验证 ADC 时钟和基准时钟是否彼此锁相。
- 使用示波器探头测量电阻器 R62，确保频率与 ADC EVM GUI 中“启动 > JESD”选项卡“FPGA 参考时钟”框中所示的频率相匹配。
|
| ADC 通道未锁定 |
- 验证 GSPS FPGA Server 中的编程 JESD 参数是否与 ADC EVM GUI 中“启动 > JESD”选项卡所示的参数相匹配。
- 使用探头测量电阻器 R204，确保存在 ADC SYSREF 信号，并且与“启动 > JESD”选项卡“SYSREF”框中所示的频率相匹配。
- 确保未安装跳线 J38，这可验证 SYSREF 信号来自板载 LMK 而不是 smp 连接器。
|
| ADC 通道锁定但释放延迟卡在零位 |
- 使用探头测量电阻器 R204，确保存在 ADC SYSREF 信号，并且与“启动 > JESD”选项卡“SYSREF”框中所示的频率相匹配。
- 确保跳线 J38 未安装，这可确保 SYSREF 信号来自板载 LMK 而不是 smp 连接器。
- 确保跳线 J27 和 J26 已安装、跳线 J25 未安装且 SW2 处于“UP”位置。
|
| ADC 通道缓冲器溢出 |
- 使用探头测量电阻器 R204，确保存在 ADC SYSREF 信号，并且与“启动 > JESD”选项卡“SYSREF”框中所示的频率相匹配。
- 确保跳线 J38 未安装。这可验证 SYSREF 信号来自板载 LMK 而不是 smp 连接器。
- 验证 ADC 时钟和基准时钟是否彼此锁相。
|
| 性能欠佳 |
- 验证时钟和 ADC 输入的信号质量，因为这些因素直接限制 ADC 性能。
- 确保 ADC 时钟和任何输入均使用带通滤波器。
|