ZHCUD74 July   2025 ADC34RF72

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   应用
  6.   6
  7. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  8. 2硬件和软件设置
    1. 2.1  电路板概述
    2. 2.2  所需设备
    3. 2.3  所需软件安装
    4. 2.4  安装所需 TI 软件
    5. 2.5  安装第三方软件
    6. 2.6  软件环境设置
    7. 2.7  硬件设置和连接
    8. 2.8  ADC3xRF72 EVM 连接
    9. 2.9  TSW14J58 数据采集卡连接
    10. 2.10 调试 LED
    11. 2.11 EVM 跳线和开关
  9. 3ADC3xRF72 EVM 配置和编程
    1. 3.1  ADC EVM 快速启动
    2. 3.2  为所有电路板和信号发生器上电
    3. 3.3  启动 GSPS FPGA Server
    4. 3.4  启动 High-Speed Data Converter Professional (HSDC Pro) 软件
    5. 3.5  对 ADC 进行编程
    6. 3.6  快速启动模式
    7. 3.7  系统级配置模式
    8. 3.8  高级模式
    9. 3.9  运行时配置
    10. 3.10 导出 ADC3xRF72 配置和 Python API 用法
    11. 3.11 更多 GUI 帮助
  10. 4问题排查和常见问题解答
  11. 5重要信号布线
    1. 5.1 ADC 器件时钟布线
    2. 5.2 电路板修改
      1. 5.2.1 ADC3xRF72 模拟输入
  12. 6硬件设计文件
    1. 6.1 原理图
    2. 6.2 PCB 布局
    3. 6.3 物料清单 (BOM)
  13. 7其他信息
    1. 7.1 商标
  14. 8参考资料

3.8 高级模式

为了增强控制，GUI 还支持“高级模式”，允许用户更密切地控制 ADC 的配置方式。启用 GUI 更新后，选中“高级模式”复选框即可启用此模式，如图 3-9 所示。这样便可访问“JESD”控制选项卡，并可在其中编辑通道数。根据 ADC 的其他设置推断通道数、帧字节数和每帧采样器数等变量。用户还可以编辑 JESD 链路使用的编码方案，默认选择“8b10b”JESD204B，但 ADC 也支持 64b66b JESD204C。此选项卡还计算 JESD 链路的精确 SERDES 速率，以及所需的 FPGA 参考时钟和 SYSREF 频率（在 EVM 上通过提供的外部参考时钟输入生成）。

如果在 ADC 选项卡中将运行模式更改为“启用 DSP”，则可以访问 ADC GUI 的“DSP”选项卡。在此选项卡中，用户可以将 ADC 配置为通道 A+B、C+D 或 A+B+C+D 的平均值。也可以在此页面中配置数字降压转换器 (DDC)。根据此页面上的选择，JESD 页面会更新输出 ADC 数据所需的通道数。

用户对 ADC 的配置感到满意后，可以单击编程，如果成功，则可以采集数据并绘制到 HSDC Pro。

ADC34RF72 EVM GUI：启用高级控制模式图 3-9 EVM GUI：启用高级控制模式

图 3-10 显示 GUI 的 DSP 选项卡中可供用户使用的所有不同下拉菜单和条目。

ADC34RF72 EVM GUI：带标签的 DSP 选项卡图 3-10 EVM GUI：带标签的 DSP 选项卡

图 3-11 显示 GUI 的 JESD 选项卡中可供用户使用的所有不同下拉菜单和条目。

ADC34RF72 EVM GUI：带标签的 JESD 选项卡图 3-11 EVM GUI：带标签的 JESD 选项卡