ZHCUCQ3 December   2024

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 术语
    2. 1.2 主要系统规格
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
    3. 2.3 主要产品 - AM243x 子系统
      1. 2.3.1 控制板 - SORTE_G 控制器接口
      2. 2.3.2 控制板 – SDFM 接口
      3. 2.3.3 控制板 - EPWM 接口
      4. 2.3.4 控制板 - ICSSG_PRU PWM 接口
      5. 2.3.5 控制板 - ICSSG_PRU IEP 计时器
      6. 2.3.6 控制板 – FOC 环路控制
      7. 2.3.7 位置板 – SORTE_G 器件接口
      8. 2.3.8 位置板 – PRU_EQEP 接口
      9. 2.3.9 位置板 – SoC EQEP 模块接口
  9. 3系统设计原理
    1. 3.1 位置板 – 系统初始化
    2. 3.2 位置板 – 中断
    3. 3.3 控制板 – 系统初始化
    4. 3.4 控制板 – 中断
  10. 4硬件、软件、测试要求和测试结果
    1. 4.1 硬件要求
      1. 4.1.1 系统演示设置
    2. 4.2 软件要求
    3. 4.3 测试设置和结果
      1. 4.3.1 电流反馈 – SDFM
      2. 4.3.2 工业以太网 (SORTE_G) 和 PWM 接口之间的时间同步
      3. 4.3.3 FOC 环路验证
        1. 4.3.3.1 FOC 环路时序
        2. 4.3.3.2 FOC 环路处理时间验证
      4. 4.3.4 使用 PI 控制器进行的闭环控制验证
  11. 5设计和文档支持
    1. 5.1 设计文件
      1. 5.1.1 原理图
      2. 5.1.2 BOM
      3. 5.1.3 板层图
      4. 5.1.4 Altium 工程
      5. 5.1.5 Gerber 文件
      6. 5.1.6 装配图
    2. 5.2 工具与软件
    3. 5.3 文档支持
    4. 5.4 支持资源
    5. 5.5 商标
  12. 6作者简介

特性

  • 18 通道 EPWM 和 18 通道 ICSSG_PRU PWM,可根据六个 FOC 环路的输出生成 PWM 波形
  • 12 通道 Σ-Δ 滤波固件支持连续采样,并可针对六个直接连接的电机的相电流反馈,在 PRU 内核之间实现负载共享
  • 由 ICSSG 实施的 SORTE_G 固件。包括适用于 EtherCAT®PROFINET® 或千兆位 TSN 的扩展选项
  • 六个电流和速度独立闭环的 FOC,周期时间为 62.5μs
  • 借助 EQEP 模块和 PRU 内核进行解码的六通道增量编码器
  • 通过 ICSSG 扩展了多编码器协议选项,例如 EnDAT、HDSL、Biss C、Tamagawa 和 Nikon A