ZHCUCQ3 December   2024

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 术语
    2. 1.2 主要系统规格
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
    3. 2.3 主要产品 - AM243x 子系统
      1. 2.3.1 控制板 - SORTE_G 控制器接口
      2. 2.3.2 控制板 – SDFM 接口
      3. 2.3.3 控制板 - EPWM 接口
      4. 2.3.4 控制板 - ICSSG_PRU PWM 接口
      5. 2.3.5 控制板 - ICSSG_PRU IEP 计时器
      6. 2.3.6 控制板 – FOC 环路控制
      7. 2.3.7 位置板 – SORTE_G 器件接口
      8. 2.3.8 位置板 – PRU_EQEP 接口
      9. 2.3.9 位置板 – SoC EQEP 模块接口
  9. 3系统设计原理
    1. 3.1 位置板 – 系统初始化
    2. 3.2 位置板 – 中断
    3. 3.3 控制板 – 系统初始化
    4. 3.4 控制板 – 中断
  10. 4硬件、软件、测试要求和测试结果
    1. 4.1 硬件要求
      1. 4.1.1 系统演示设置
    2. 4.2 软件要求
    3. 4.3 测试设置和结果
      1. 4.3.1 电流反馈 – SDFM
      2. 4.3.2 工业以太网 (SORTE_G) 和 PWM 接口之间的时间同步
      3. 4.3.3 FOC 环路验证
        1. 4.3.3.1 FOC 环路时序
        2. 4.3.3.2 FOC 环路处理时间验证
      4. 4.3.4 使用 PI 控制器进行的闭环控制验证
  11. 5设计和文档支持
    1. 5.1 设计文件
      1. 5.1.1 原理图
      2. 5.1.2 BOM
      3. 5.1.3 板层图
      4. 5.1.4 Altium 工程
      5. 5.1.5 Gerber 文件
      6. 5.1.6 装配图
    2. 5.2 工具与软件
    3. 5.3 文档支持
    4. 5.4 支持资源
    5. 5.5 商标
  12. 6作者简介

2.2 设计注意事项

6 轴伺服控制方案围绕一个核心实时路径构建，该路径包括两个子系统：

  • 6 轴控制板，具有：
    • ICSSG0：SORTE_G 控制器固件或 EtherCAT 辅助控制器固件作为扩展选项。
    • R5FSS0_0：六个能够提供电流、速度或位置信息的独立闭环。具有 FOC 的闭环，用于六个具有编码器的直接连接电机。
    • R5FSS1_0：EtherCAT 辅助栈作为扩展选项实现。
    • EPWM：18 个通道的增强型 PWM 外设，用于根据 3 轴 FOC 环路的输出生成波形。
    • ICSSG1：Σ-Δ 滤波固件支持连续采样，并可针对六个直接连接电机的相电流反馈，在 slice0 和 slice1 中的 RTU 和 PRU 内核之间实现负载共享。
    • ICSSG_PRU PWM (ICSSG1)：具有死区置位的互补 ICSSG PWM 信号的 18 个通道，基于其他 3 轴 FOC 环路的输出生成。
  • 6 轴位置板，具有：
    • ICSSG1：SORTE_G 器件固件或 EtherCAT 辅助控制器固件作为扩展选项。
    • R5FSS0_0：系统初始化和 LUT 生成。
    • R5FSS1_0：EtherCAT 辅助栈作为扩展选项实现。
    • ICSSG0：用于解码 4 通道编码器数据的 PRU_EQEP 固件。
    • EQEP：2 通道编码器数据解码。

功率级重复使用 BP-AM2BLDCSERVO 板，详细信息请参阅 TIDEP-01032。总共三个 BoosterPack™ 插件模块板加三个适配器板接收来自所有 AMC1035 器件的相电流数据，并从控制板发送 PWM 信号以驱动所有 DRV8316器件。

图 2-3 展示了使用 IEP 计时器和 TSR 模块通过 SORTE_G 的以太网时间戳功能在位置板和控制板之间实现的时间同步。SORTE_G IN 数据包时序是确定性的，预先配置为匹配采样时间加位置数据的计算结果再加以太网延迟。在 1Gbps 时，数据包中的 64 字节耗时不到 1µs，外加用于以太网物理层延迟和线路延迟的 1µs。这样就可以使用双更新来获得更多计算时间或更快的 PWM 周期速度。

TIDA-010948 时间同步和触发 FOC 时序 – 16kHz图 2-3 时间同步和触发 FOC 时序 – 16kHz