ZHCUCI5 December 2023 LMK5C33414A
LMK5C33414A 有四个 DPLL 基准时钟输入对(IN0_P/N、IN1_P/N、IN2_P/N 和 IN3_P/N),它们具有可配置的输入优先级和输入选择模式。输入具有可编程输入类型,端接和偏置选项,可支持任何时钟接口类型。
外部 LVCMOS 或差分基准时钟输入可应用于标记为 IN0_P/N、IN1_P/N、IN2_P/N 和 IN3_P/N 的 SMA 端口。所有 SMA 输入全部通过 50Ω 单端走线进行传导。为了适应不同输入类型的评估,EVM 默认封装支持两个交流耦合差分输入(IN2_P/N 和 IN3_P/N)、一个直流耦合差分输入 (IN1_P/N) 和一个直流耦合单端输入 (IN0_P)。当施加一个单端信号时,连接到同相输入(IN0_P、IN1_P、IN2_P 或 IN3_P)。