ZHCUCI5 December 2023 LMK5C33414A
“Input”页面提供器件所有输入、APLL 频率和 DPLL 频率的概览视图。
当运行“Start”页面第 7 步中的脚本来计算 DPLL 分频器和环路滤波器时,此页面会显示用于设置 DPLL 频率的 DPLL 分频器值。此示例显示 DPLL 频率正是所需的确切频率。
每个 DPLL 支持两组 DPLL 分频器,可供选择。此时,该工具仅计算“FB Config 1”的分频器。要使用两个不同的反馈分频器,需要完成以下程序。
使用两个反馈分频器时,TDC 速率不必完全相同,只要两个 DPLL 反馈配置的 TDC 速率差在 ±5% 以内即可。
图 6-9 APLL 或 DPLL 频率选择
图 6-10 PLL3 输入