ZHCUCD4 September   2024 ADS8681W

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   应用
  6.   6
  7. 1评估模块概述
    1. 1.1 引言
    2. 1.2 性能开发套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  8. 2硬件
    1. 2.1 EVM 模拟接口
      1. 2.1.1 ADC 模拟输入信号路径
      2. 2.1.2 板载 ADC 基准
    2. 2.2 电源
  9. 3软件
    1. 3.1 数字接口
      1. 3.1.1 适用于 ADC 数字 IO 的 multiSPITM SPI
    2. 3.2 ADS8681WEVM-PDK 初始设置
      1. 3.2.1 默认跳线和开关设置
      2. 3.2.2 EVM 图形用户界面 (GUI) 软件安装
  10. 4实现结果
    1. 4.1 ADS8681WEVM-PDK 操作
      1. 4.1.1 用于 ADC 控制的 EVM GUI 全局设置
      2. 4.1.2 寄存器映射配置工具
      3. 4.1.3 时域显示工具
      4. 4.1.4 直方图工具
      5. 4.1.5 频谱分析工具
      6. 4.1.6 线性分析工具
  11. 5硬件设计文件
    1. 5.1 ADS8681WEVM-PDK 原理图
    2. 5.2 PCB 布局
    3. 5.3 物料清单
  12. 6其他信息
    1. 6.1 商标
  13. 7相关文档

4.1.5 频谱分析工具

频谱分析工具旨在通过使用“7-Term Blackman-Harris”窗口设置的单音正弦信号 FFT 分析来评估 ADS8681W SAR ADC 的动态性能（SNR、THD、SFDR、SINAD 和 ENOB）。

点击 Capture 按钮后会显示对应于 1kHz 正弦信号和 1Msps 采样率的频谱分析，如图 4-7 所示。

预期的 ADC 输入是峰-峰值幅度接近 ADC 满量程输入范围 (FSR) 的正弦信号。标准化为 FSR 的输入信号的 RMS 功率显示在 Signal Power (dBFS) 字段中，约为 –0.5dBFS（或约为 95% × FSR），目的是避免输入削波。

ADC 的采样率是通过修改目标采样率 (sps) 参数进行调整的，该参数是一个全局设置（会影响所有工具）。可实现的 ADC 采样率可能与目标采样率不同，具体取决于所应用的 SCLK 频率和 PHI PLL 设置。请注意，用户还需要指定目标 SCLK 频率，该工具试图通过反复更改 PHI PLL 设置直到实现收敛来尽可能精确地匹配该频率。

ADS8681WEVM-PDK 频谱分析工具图 4-7 频谱分析工具

最后，FFT 工具包括用于减轻非相干采样影响的窗口选项（此讨论超出了本文档的范围）。7-Term Blackman Harris 窗口是默认选项，具有足够的动态范围来解析高达 24 位 ADC 的频率分量。请注意，None 选项对应于不使用窗口（或使用矩形窗口），因此不推荐使用。