ZHCUBY2A April   2024  – June 2025 MSPM0C1104 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507 , MSPM0L1105 , MSPM0L1227 , MSPM0L1227-Q1 , MSPM0L1228 , MSPM0L1228-Q1 , MSPM0L1304 , MSPM0L1305 , MSPM0L1306 , MSPM0L2227 , MSPM0L2227-Q1 , MSPM0L2228 , MSPM0L2228-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1MSPM0 产品系列概述
    1. 1.1 简介
    2. 1.2 Microchip AVR ATmega 和 ATiny MCU 与 MSPM0 的产品系列比较
  5. 2生态系统和迁移
    1. 2.1 软件生态系统比较
      1. 2.1.1 MSPM0 软件开发套件 (MSPM0 SDK)
      2. 2.1.2 MPLAB X IDE 与 Code Composer Studio IDE (CCS)
      3. 2.1.3 MPLAB 代码配置器与 SysConfig
    2. 2.2 硬件生态系统
    3. 2.3 调试工具
    4. 2.4 迁移过程
    5. 2.5 迁移和移植示例
  6. 3内核架构比较
    1. 3.1 CPU
    2. 3.2 嵌入式存储器比较
      1. 3.2.1 闪存功能
      2. 3.2.2 闪存组织
        1. 3.2.2.1 存储器组
        2. 3.2.2.2 闪存区域
        3. 3.2.2.3 NONMAIN 存储器
      3. 3.2.3 嵌入式 SRAM
    3. 3.3 上电和复位总结和比较
    4. 3.4 时钟总结和比较
    5. 3.5 MSPM0 工作模式总结和比较
      1. 3.5.1 工作模式比较
      2. 3.5.2 低功耗模式下的 MSPM0 功能
      3. 3.5.3 进入低功耗模式
    6. 3.6 中断和事件比较
      1. 3.6.1 中断和异常
      2. 3.6.2 事件处理程序和 EXTI（扩展中断和事件控制器）
    7. 3.7 调试和编程比较
      1. 3.7.1 引导加载程序 (BSL) 编程选项
  7. 4数字外设比较
    1. 4.1 通用 I/O（GPIO、IOMUX）
    2. 4.2 通用异步接收器/发送器 (UART)
    3. 4.3 串行外设接口 (SPI)
    4. 4.4 I2C
    5. 4.5 计时器（TIMGx、TIMAx）
    6. 4.6 窗口化看门狗计时器 (WWDT)
    7. 4.7 实时时钟 (RTC)
  8. 5模拟外设比较
    1. 5.1 模数转换器 (ADC)
    2. 5.2 比较器 (COMP)
    3. 5.3 数模转换器 (DAC)
    4. 5.4 运算放大器 (OPA)
    5. 5.5 电压基准 (VREF)
  9. 6参考资料
  10. 7修订历史记录

3.4 时钟总结和比较

Microchip 8 位 AVR MCU 和 MSPM0 都包含提供主时钟的内部振荡器。这些时钟可被分频，从而为其他时钟提供源并被分配到多个外设上。

表 3-7 振荡器比较
ATMegaATtiny

MSPM0

校准后的内部 RC 8MHzOSC20MSYSOSC
全摆幅晶体不适用

HFXT

外部外部HFCLK_IN（数字时钟）
内部 128kHz RCOSCULP32KLFOSC -32kHz
低频晶体XOSC32KLFXT - 32kHz
不适用不适用LFCLK_IN
低功耗晶体不适用LFXT - 32kHz
表 3-8 时钟比较
ATmegaATtinyMSPM0GMSPM0L/C
ICSOUTCLKOSC20MSYSOSCSYSOSC
不适用不适用SYSPLLCLK1不适用
不适用不适用SYSPLLCLK0不适用
不适用不适用SYSPLLCLK2x(1)不适用
CLK_cpuCLK_CPUBUSCLK/ULPCLK(2)BUSCLK/ULPCLK(2)
CLK_cpuCLK_CPUBUSCLK/ULPCLK(2)BUSCLK/ULPCLK(2)
CLK_flashCLK_CPUBUSCLK/ULPCLK(2)BUSCLK/ULPCLK(2)
CLK_adcCLK_PERSYSOSC/ULPCLK/HFCLKSYSOSC/ULPCLK/HFCLK
CLK_ioCLK_PERBUSCLK/ULPCLK(2)BUSCLK/ULPCLK(2)
CLK_asyncCLK_RTCLFCLK (32kHz)LFCLK (32kHz)
(1) SYSPLLCLK2x 的速度是 PLL 模块输出速度的两倍，可进行分频。
(2) BUSCLK 取决于电源域。对于电源域 0，BUSCLK 为 ULPCLK。对于电源域 1，BUSCLK 为 MCLK。
表 3-9 外设时钟源
外设ATmegaATtiny 系列MSPM0
RTCCLK_asyncCLK_RTCLFCLK（LFOSC、LFXT）
UARTCLK_ioCLK_PERBUSCLK、ULPCLK、MFCLK、LFCLK
SPIBUSCLK、ULPCLK、MFCLK、LFCLK
I2CBUSCLK、MFCLKBUSCLK、ULPCLK、MFCLK、LFCLK
ADC

CLK_adc

ULPCLK、HFCLK、SYSOSC
计时器CLK_ioLFCLK、ULPCLK、LFCLK_IN
LPTIM 1/2 (TIMG0/1)CLK_asyncBUSCLK、ULPCLK、MFCLK、LFCLK

每个器件系列的器件特定 TRM 都有一个时钟树，可帮助使时钟系统可视化。Sysconfig 可以帮助您选择时钟分频以及为外设提供源。