ZHCUB79A July 2023 – June 2026 AM62A1-Q1 , AM62A3 , AM62A3-Q1 , AM62A7 , AM62A7-Q1 , TPS6593-Q1
6.1 配置的状态
在此 PDN 中，PMIC 具有以下几种配置的电源状态：
- PFSM_START
- wait4Enable
- 运行（有源 SoC）
- S2R (IO + DDR)
- 待机（部分 IO、PMIC 关闭）
- TO_SAFE
图 6-1 展示了配置的 PDN 电源状态以及在状态之间变化所需的转换条件。此外，还显示了向硬件状态（如 SAFE RECOVERY 和 LP_STANDBY）的转换。硬件状态是固定器件功率有限状态机 (FSM) 的一部分，并在 TPS6593-Q1 数据表中进行了描述。
图 6-1 可预配置有限状态机 (PFSM) 的任务状态和转换当 PMIC 从 FSM 转换到 PFSM 时，PMIC 会等待有效的 ON 请求，然后再进入 ACTIVE 状态。各电源状态定义如下：
-
PFSM_START
PFSM_START 是可预配置任务状态的第一个状态。在此状态下，PMIC 由有效电源供电。当 PMIC 从 FSM 转换到 PFSM 时，进入此状态。PMIC 到达 PFSM_START 后，PMIC 会等待有效的 ON 请求，然后再转换到下一个状态。
-
ACTIVE
PMIC 由有效电源供电。PMIC 功能齐全，可为所有的 PDN 负载供电。处理器已在所有电压域通电的情况下完成推荐的上电序列。请参阅节 6.3.4序列说明。
-
S2R
PMIC 由有效电源供电。当 GPIO3 (nSLEEP2) 被拉至低电平时，只有分配给 1.8V IO 域 (Buck5) 和 DDR (Buck4) 的电源资源通电，而所有其他域均关闭，以更大限度地降低系统总功耗。在此状态下，EN_DRV 被强制为低电平。此状态支持 AM62A 上的 IO+DDR（挂起至 RAM）低功耗模式。
-
STANDBY
PMIC 由系统电源轨上的有效电源供电 (VCCA > VCCA_UV)。所有器件资源在待机状态下都会断电。在此状态下，EN_DRV 被强制为低电平。处理器处于关闭状态，没有电压域通电。请参阅节 6.3.2序列说明。
-
TO_SAFE
如果存在因先前描述的任何状态而导致 MODERATE_ERR_INT =“1”或严重错误的事件，PMIC 将执行有序或即时序列并从 PFSM 转换到 FSM。MCU 电源错误和中等程度错误会导致有序关断触发器。严重错误会导致立即关断触发器。