ZHCSOL2 December   2025 ADS125P08

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 时序图
    9. 5.9 典型特性
  7. 6 参数测量信息
    1. 6.1  失调电压误差测量
    2. 6.2  温漂测量
    3. 6.3  增益误差测量
    4. 6.4  增益漂移测量
    5. 6.5  NMRR 测量
    6. 6.6  CMRR 测量
    7. 6.7  PSRR 测量
    8. 6.8  SNR 测量
    9. 6.9  INL 误差测量
    10. 6.10 THD 测量
    11. 6.11 SFDR 测量
    12. 6.12 噪声性能
    13. 6.13 TUE（总体未调整误差）测量
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  输入多路复用器
      2. 7.3.2  高阻抗输入缓冲器
      3. 7.3.3  输入范围
      4. 7.3.4  ADC 基准电压
      5. 7.3.5  电源
        1. 7.3.5.1 AVDD 和 AVSS
        2. 7.3.5.2 IOVDD
        3. 7.3.5.3 CAPA 和 CAPD
        4. 7.3.5.4 上电复位 (POR)
      6. 7.3.6  时钟运行
        1. 7.3.6.1 内部振荡器
        2. 7.3.6.2 外部时钟
      7. 7.3.7  调制器
      8. 7.3.8  数字滤波器
        1. 7.3.8.1 数字滤波器延时
        2. 7.3.8.2 Sinc3 和 Sinc4 滤波器
        3. 7.3.8.3 Sinc4 + Sinc1 级联滤波器
        4. 7.3.8.4 50/60Hz 陷波滤波器
      9. 7.3.9  FIFO 缓冲器
        1. 7.3.9.1 FIFO 缓冲器读取与写入
        2. 7.3.9.2 FIFO 溢出和下溢
        3. 7.3.9.3 FIFO 深度指示器
        4. 7.3.9.4 FIFO 启用和清空
        5. 7.3.9.5 FIFO 阈值
      10. 7.3.10 通道自动序列发生器
        1. 7.3.10.1 自动序列发生器：基本操作
        2. 7.3.10.2 定序器模式
          1. 7.3.10.2.1 单次触发模式
          2. 7.3.10.2.2 单步连续转换模式
          3. 7.3.10.2.3 单次序列模式
          4. 7.3.10.2.4 连续序列模式
        3. 7.3.10.3 配置自动序列发生器
        4. 7.3.10.4 启动和停止序列发生器
        5. 7.3.10.5 自动序列发生器和 DRDY 行为
      11. 7.3.11 偏移和增益校准
      12. 7.3.12 通用 IO (GPIO)
        1. 7.3.12.1 DRDY 输出
        2. 7.3.12.2 FAULT 输出
      13. 7.3.13 烧毁电流源
      14. 7.3.14 使用 ADC 0 代码输出进行开路检测
      15. 7.3.15 系统监控器
        1. 7.3.15.1 内部短路（失调电压校准）
        2. 7.3.15.2 内部温度传感器
        3. 7.3.15.3 外部基准电压回读
        4. 7.3.15.4 电源回读
      16. 7.3.16 监测器标志、指示器和计数器
        1. 7.3.16.1  复位（RESETn 标志）
        2. 7.3.16.2  AVDD 欠压监测器（AVDD_UVn 标志）
        3. 7.3.16.3  基准欠压监测器（REV_UVn 标志）
        4. 7.3.16.4  调制器超范围监测器（MOD_OVR_FAULTn 标志）
        5. 7.3.16.5  寄存器映射 CRC（REG_MAP_CRC_FAULTn 标志）
        6. 7.3.16.6  存储器映射 CRC（MEM_INTERNAL_FAULTn 标志）
        7. 7.3.16.7  FIFO 溢出（FIFO_OFn 标志）和 FIFO 下溢（FIFO_UFn 标志）
        8. 7.3.16.8  FIFO CRC 故障（FIFO_CRC_FAULTn 标志）
        9. 7.3.16.9  GPIO 读回
        10. 7.3.16.10 SPI CRC 故障（SPI_CRC_FAULTn 标志）
        11. 7.3.16.11 寄存器写入故障（REG_WRITE_FAULTn 标志）
        12. 7.3.16.12 DRDY 指示器（DRDY 位）
        13. 7.3.16.13 序列发生器有效指示器（SEQ_ACTIVE 位）
        14. 7.3.16.14 序列步骤指示器 (STEP_INDICATOR[4:0])
        15. 7.3.16.15 ADC 转换计数器 (CONV_COUNT[3:0])
        16. 7.3.16.16 FIFO 深度指示器 (FIFO_DEPTH[8:0])
        17. 7.3.16.17 已完成序列计数器 (SEQ_COUNT[3:0])
      17. 7.3.17 测试 DAC (TDAC)
      18. 7.3.18 并行后置滤波器
        1. 7.3.18.1 配置并行后置滤波器
        2. 7.3.18.2 并行后置滤波器的频率响应
        3. 7.3.18.3 趋稳时间和使用后置滤波器时的 DRDY 行为
        4. 7.3.18.4 建议后置滤波器设置示例
      19. 7.3.19 芯片选择转发
        1. 7.3.19.1 配置 CS 转发功能
        2. 7.3.19.2 CS 转发超时
        3. 7.3.19.3 CS 转发标头、帧和状态图
        4. 7.3.19.4 禁用 CS-FWD 模式
    4. 7.4 器件功能模式
      1. 7.4.1 功率可扩展速度模式
      2. 7.4.2 序列发生器功能模式
      3. 7.4.3 空闲模式和待机模式
      4. 7.4.4 断电模式
      5. 7.4.5 复位
        1. 7.4.5.1 RESET 引脚
        2. 7.4.5.2 通过 SPI 寄存器写入进行复位
        3. 7.4.5.3 通过 SPI 输入模式进行复位
      6. 7.4.6 同步
      7. 7.4.7 转换开始延迟时间
    5. 7.5 编程
      1. 7.5.1  串行接口 (SPI)
      2. 7.5.2  串行接口信号
        1. 7.5.2.1 片选 (CS)
        2. 7.5.2.2 串行时钟 (SCLK)
        3. 7.5.2.3 串行数据输入 (SDI)
        4. 7.5.2.4 串行数据输出/数据就绪 (SDO/DRDY)
        5. 7.5.2.5 数据就绪 (DRDY) 引脚
      3. 7.5.3  串行接口通信结构
        1. 7.5.3.1 SPI 帧
        2. 7.5.3.2 STATUS 接头
        3. 7.5.3.3 SPI CRC
      4. 7.5.4  设备命令
        1. 7.5.4.1 无操作
        2. 7.5.4.2 读取转换数据
        3. 7.5.4.3 读取寄存器命令
        4. 7.5.4.4 写入寄存器命令
        5. 7.5.4.5 读取 FIFO 缓冲器命令
      5. 7.5.5  连续读取模式
        1. 7.5.5.1 在连续读取模式下读取转换数据
        2. 7.5.5.2 在连续读取模式下读取寄存器
        3. 7.5.5.3 在连续读取模式下读取 FIFO 缓冲器
      6. 7.5.6  POR 或复位之后的 SPI 通信
      7. 7.5.7  DRDY 引脚行为
      8. 7.5.8  菊花链运行
      9. 7.5.9  3 线 SPI 模式
        1. 7.5.9.1 3 线 SPI 模式帧重新对齐
      10. 7.5.10 转换数据
      11. 7.5.11 数据就绪
        1. 7.5.11.1 DRDY 引脚和 SDO/DRDY 引脚
        2. 7.5.11.2 DRDY 位
        3. 7.5.11.3 时钟计数
    6. 7.6 寄存器映射
      1. 7.6.1 ADS125P08 状态和通用配置页面
      2. 7.6.2 ADS125P08 步骤配置页面
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 串行接口连接
      2. 8.1.2 与多个器件接口
      3. 8.1.3 未使用的输入和输出
      4. 8.1.4 器件初始化
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用性能曲线图 - 串扰
    3. 8.3 电源相关建议
      1. 8.3.1 电源
      2. 8.3.2 电源排序
      3. 8.3.3 电源去耦
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

7.3.6.2 外部时钟

要使用外部时钟运行 ADC，需使用 GPIO2_CFG[1:0] 位将 GPIO2/CLKIN 引脚配置为时钟输入。然后，将 CLK_SEL 位编程为 1b 并将该时钟信号施加于 CLK 引脚。该时钟可在标称时钟频率的基础上下降，以产生特定的数据速率。使用 CLK_DIV[1:0] 位配置外部时钟分频器，如 表 7-8 所示。然而，当以较低的时钟频率运行时，转换噪声与在较高时钟频率下相同。只有增加 OSR 值或改变滤波器模式，才能降低转换噪声。

表 7-8 外部时钟分频器设置
CLK_DIV[1:0] 除以

fCLK (MHz)

对于 fCLKIN = 25.6MHz

fMOD (MHz)

对于 fCLKIN = 25.6MHz
00b 1 25.6 12.8
01b 2 12.8 6.4
10b 8 3.2 1.6
11b 16 1.6 0.8

时钟抖动会导致调制器采样的时序发生变化，进而导致 SNR 性能下降。低抖动时钟对于满足数据表 SNR 性能至关重要。例如，当信号频率为 200kHz 时，需要抖动小于 10ps (rms) 的外部时钟。对于较低的信号频率，时钟抖动要求可随信号频率每降低十倍频程而放宽 -20dB。例如，当 fIN = 20kHz 时，可以接受抖动为 100ps 的时钟。许多类型的 RC 振荡器会表现出较高的抖动水平，必须避免用于交流信号测量。请使用基于晶体的时钟振荡器作为时钟源。避免时钟输入上出现振铃。放置在时钟缓冲器输出端的串联电阻通常有助于减少振铃。