晶体管技术（双极、CMOS 或 JFET）的选择对输入偏置电流有显著的影响。双极晶体管是电流控制器件，而 CMOS 和 JFET 是电压控制器件。双极晶体管集电极电流等于基极电流乘以电流增益。因此，所有双极晶体管都需要具有最小的基极电流才能运行。由于 CMOS 器件受电压控制，因此漏极电流由栅极到源极的电压控制。此外，栅极通过一层金属氧化物与漏源沟道绝缘，因此输入阻抗非常高，实际上没有漏电流。JFET 器件也是电压控制器件。JFET 晶体管使用反向偏置栅极来提供 P-N 结电压，从而控制漏极电流。因此，会有非常小的反向偏置漏电流。然而，与双极晶体管的基极电流相比，JFET 栅极电流可以忽略不计（请参阅图 2-4）。

输入级的基极电流是双极运算放大器中的输入偏置电流 (I_B)。根据带宽、压摆率和工艺技术的不同，未校正的双极运算放大器的输入偏置电流范围可以从纳安级到微安级不等。由于 ESD 结构，两个输入也有一些漏电流，但与基极电流相比，此电流通常可忽略不计（请参阅图 2-5）。此外，输入晶体管并不是完全匹配的，因此流入每个放大器的 I_B 略有不同。该差值称为偏置电流失调 (I_OS)。相反，CMOS 和 JFET 器件的 I_B 主要是由 ESD 结构的泄漏导致的，在室温下通常处于皮安或飞安范围内（请参阅图 2-6）。

I_B 通常在数据表中在室温和不同的温度范围内指定（请参阅表 2-1）。数据表中的表通常仅说明温度范围内的最大偏置电流。特性曲线提供了额外的详细信息以帮助理解 I_B 与温度间的关系曲线的形状（请参阅图 2-7）。在比较双极器件与 CMOS/JFET 器件时，该关系非常不同。由于 CMOS 和 JFET 器件中的 I_B 主要来自输入 ESD 二极管的泄电流，因此 I_B 温漂是漏电流随温度的变化。一般而言，温度每升高 10°C，硅二极管漏电流都会加倍。因此，在室温下，CMOS 器件的 I_B 通常处于很低的皮安级别，而在高温下，I_B 可以增加至纳安级别（请参阅图 2-7）。

对于双极器件，I_B 与温度间的关系更为复杂。这取决于输入级的整体偏置温度系数以及电流增益与温度间的关系。因此，一些双极器件的输入偏置电流在温度范围内保持恒定（在零 TC 偏置中），一些器件在 PTAT（与绝对温度成正比）偏置中随温度升高而增大，而其他器件在 CTAT（与绝对温度互补）偏置中随温度升高而减小。这些偏置方案的温度系数主要在 85°C 以下有效。在 85°C 以上，由于输入晶体管的 β 值减小，双极器件的输入偏置电流通常会增加 3 倍至 5 倍。在 CMOS 或 JFET 器件中，由于温度每升高 10°C，ESD 二极管漏电流都会加倍，因此在室温至 125°C 之间输入偏置电流通常会增加 1000 倍（请参阅图 2-7）。

图 2-7 比较了 CMOS 器件与双极器件在温度范围内的 I_B，如图 2-8 所示。CMOS 图的纵轴为对数，I_B 在整个温度范围内从约 200fA 增加至 500pA（增加了 2,500 倍）。相反，双极放大器偏置电流在 85°C 时略微增加 2 倍或 3 倍。尽管 CMOS 器件电流的增加系数比双极器件高得多，但双极器件中 I_B 的绝对幅度更大。在示例曲线中，您可以看到双极器件在 125°C 处的 I_B 大于 3nA，而 CMOS 器件在 125°C 处的 I_B 为 0.5nA。因此，在高温下，示例 CMOS 器件的偏置电流比双极器件更低。这里的关键点是，在对 CMOS 器件上的 I_B 执行误差分析时，务必考虑应用的工作温度范围。