本资源的原文使用英文撰写。 为方便起见,TI 提供了译文;由于翻译过程中可能使用了自动化工具,TI 不保证译文的准确性。 为确认准确性,请务必访问 ti.com 参考最新的英文版本(控制文档)。
与 MOSFET 相比,GaN FET 在开关特性方面具有许多优势。但是,GaN FET 也面临一些独特的挑战,必须解决这些挑战才能实现卓越性能。其中一个挑战是半桥拓扑中的自举过充。
电路设计人员使用多种方法来解决自举过充问题。本文档比较了这些自举过充预防方法,包括集成在半桥 GaN 驱动器(例如 LMG1205、LM5113-Q1 和 LMG1210)中的方法。
Other TMs
业内越来越多地采用 GaN FET,以便在电动汽车、服务器电源和电机驱动器中实现比硅 MOSFET 更好的开关特性。GaN FET 支持在更高的开关频率下运行,这有助于减小系统尺寸、降低成本和重量。
48V 至 12V 直流/直流转换器在许多电源应用中发挥着至关重要的作用,通常使用 LLC、同步降压或降压/升压拓扑来实现。这些半桥拓扑之间的一个常见因素是,拓扑需要死区时间或非导通时间,期间高侧和低侧 FET 均处于关闭状态。
负载电流 (IL) 必须在死区时间内继续循环。这种工作模式称为第三象限 运行,其中 FET Vgs 为 0V 且有负电流流动。有关第三象限运行的更多详细信息,请参阅 GaN 是否具有体二极管?– 了解 GaN 的第三象限运行。图 1-1 展示了一个半桥降压转换器示例以及相关参数。图 1-2 显示了主要问题:在死区时间内,HS 上会产生较大的负电压。
这种负电压与 GaN FET 的特性有关。与硅功率 FET 不同的是,GaN FET 没有会形成体二极管 的寄生 P-N 结。在 MOSFET 中,体二极管在第三象限运行时,其作用类似于正向电压 (VF) 约为 0.7V 的二极管。当 MOSFET 在第三象限导通时,HS 上产生的负电压约为体二极管的 VF。在 GaN FET 中,缺少体二极管意味着行为有所不同。
当 Vgs 较低(通常为 0V)并且强制电流通过 GaN FET 时,会发生第三象限运行。FET 在此状态下处于关闭状态,被视为一个大电阻器。当电流被强制流过这个大电阻器时,就会产生电压。FET 器件的源极到漏极产生电压 (VSD)。漏极必须对地为负,因为源极连接到接地端。由于 GaN FET 的双向特性,最低电压节点充当器件的源极。栅极电压为 0V,漏极(现在为源极)为负,因此器件上会产生 Vgs。一旦该 Vgs 超过 GaN FET 的阈值电压 (Vth),FET 就会导通并再次变为小电阻。这可以阻止电压增加,最终导致出现在 HS 节点上的负电压大致等于 GaN FET 的 Vth。此过程称为自换向,因为器件会自行开启。
自换向与 MOSFET 的体二极管导通有两个主要区别。第一个区别是自换向电流在器件的通道中传导,而不是在寄生体二极管中传导。在 P-N 体二极管中传导电流时,体二极管中将内置反向恢复电荷 (Qrr)。但是,当电流在通道中传导时,不存在 Qrr。第二个区别是自换向会产生比体二极管导通高很多的负电压,这是因为 GaN FET Vth 远高于体二极管 VF。
由于这些差异,许多设计人员喜欢将 GaN FET 视为具有高正向电压且没有反向恢复电荷的体二极管。该二极管模型的主要缺陷是模型忽略了 Vg 在确定负电压方面的作用。如果设计人员使用负 Vgs 来防止误导通(许多设计人员都会这样做),则负 HS 电压会增加。
方程式 1 估算了任何 GaN FET 的负 HS 电压。大多数制造商都提供了图供参考,如图 1-3 所示。
死区时间期间产生的负电压会带来一些后果。首先,负电压会造成损耗,因为低侧 FET 必须耗散 VSD 乘以 IL。其次,负电压会导致自举电路上出现过充,该电路通常用于为高侧 FET 提供偏置。通常,当低侧 FET 导通且 HS 节点接近 0V 电流 (Iboot) 时,自举电容器 (Cboot) 充电,然后电流从 VDD 流过自举二极管,将 Cboot 电容器充电至 VDD。有关自举电路的进一步说明,请参阅针对半桥配置的自举电路选择。
在死区时间内,Cboot 上的电势可能会增加到 VDD 加上负电压,在许多情况下很容易超过 6V 至 7V。这意味着自举电容器过充至高于 VDD 的电压。这种类型的过充可用于所有半桥配置,而不仅仅是使用 GaN FET 的配置。然而,GaN FET 的敏感栅极往往只能处理最高 6V 至 8V 的电压,具体取决于结构。因为 GaN 半桥具有更高的负 HS 电压并且对过充的敏感性更高,因此自举过充预防至关重要。LM5113-Q1、LMG1205 和 LMG1210 等一些半桥栅极驱动器具有集成式自举过充预防电路。
对自举过充进行建模的一种方法是使用电荷 (Q)。自举电流在充电期间对 Cboot 充电。然后,Cboot 在提供电流以驱动高侧 FET 时放电。当充电和放电平衡相等时,Cboot 达到稳态电压。在图 3-1 中,顶部的图显示了充电和放电期间电压的上升和下降情况。底部的图显示了基于电流的 Qin 和 Qout。
图 3-1 显示了半桥仿真,其中 Cboot 过充接近 2V。在死区时间内,由于负 HS 导致的电压电势增加,自举电流 (Iboot) 会流过 Cboot。在 HS 为 0V 的正常充电期间,Cboot 不会充电,因为 Cboot 两端的电压已经高于 VDD。Cboot 在下一个死区时间内再次充电,但随着负载 (IL) 和 HS 的降低,容量会略小。最后,Cboot 会放电至高侧 FET 的栅极电荷 (Qg) 自举二极管的反向恢复 (Qrr)。
Iboot 的积分随时间推移提供自举电荷 (Qin)。可以计算或测量自举放电 (Qout)。当 Qin 和 Qout 相等时,Cboot 达到稳态电压。如图 3-1 所示,Qin 1 和 Qin 2 的面积等于 Qrr 和 Qg 的面积。
Qout 主要由用于驱动高侧开关的 Qg、驱动器电路的漏电流、GaN FET 的栅极/源极漏电流以及自举二极管中的反向恢复电流组成。大多数情况下,仅 Qg 就足以估算 Qout,因为 Qg 是最重要的因素。FET 数据表通常包含 Qg 与 Vgs 之间的关系 图,提供了一种估算稳态电压的方法。
方程式 2 和方程式 3 可帮助您了解解决自举过充问题的可用选项。相关信息有时在设计过程的后期才可用,这使得计算 Vf(随 Iboot 变化)等参数变得困难。此外,结果会随负载和温度而变化。仿真提供了一种比计算更直接、更准确的方法来确定自举过充。
解决自举过充问题的最简单方法是更改自举电路。这个方法包括增大自举电阻、使用一个更高的 Vf 自举二极管,甚至使用一个自举电感器。这种自举方法的工作原理是限制流经自举路径 (Iboot) 的电流,从而减少 Qin。
本例中使用的 GaN FET 的栅极最大额定电压为 6V。Rboot 小于 1Ω 时,栅极电压会超过 GaN FET 的额定值。添加 2Ω Rboot 可将过充降低到 5.5V 以下的更合理水平。这种自举方法简单有效,但存在一些缺点。
Rboot 和 Cboot 构成 RC 滤波器。系统的启动时间由 RC 滤波器的时间常数决定。增大 Rboot 会增加系统的启动时间。过充量会随负载和温度而变化,因此,设计 Rboot 以考虑最坏情况下的工作点至关重要。为了考虑到最坏情况,Rboot 必须更大,并且启动时间必须进一步增加。或者,向自举电路添加电感可以限制自举电流。电感和电流之间的关系如方程式 4 所示:
尺寸合适的电感器可限制短死区时间内的电流累积,而不会影响正常充电。添加电感所返回的效率略高于电阻,因为该过程会回收一些能量而不是耗散能量。缺点是当 HS 上升时强制电感器电流关断会产生电感电压尖峰。除了在图 4-2 中的 Iboot 上看到的振荡电流之外,自举二极管上还存在相应的电压尖峰。
由于可能存在电感电压尖峰,需要自举二极管包含较高的阻断电压和较小的电容,以减少反向恢复期间的振铃。由于尺寸过大,再加上电感器相对于电阻器的成本更高,因而产生比其他方法更昂贵的选择。
针对自举过充的一个常见、简单的选择是将一个击穿电压 (Vz) 约为 5V 的齐纳二极管与 Cboot 并联。一旦 Cboot 充电至 Vz,而不是对 Cboot 充电,齐纳二极管中就会消耗任何多余的电荷。
与前面讨论的自举选项相比,齐纳二极管方法可防止 Cboot 电压在所有条件下超过 Vz。此外,5V 至 6V 齐纳二极管具有非常小的温度系数。因此,齐纳二极管方法在不同负载和温度条件下都是可靠的。
使用这种方法的另一个好处是齐纳二极管允许某种程度的过充。少量过充是有益的,因为过充可以抵消自举二极管中的压降。消除压降会增加自举电压,并降低高侧 FET 中的传导损耗。
使用齐纳二极管方法也有缺点。首先,齐纳二极管不会立即转换为击穿电压或从击穿电压转换。齐纳二极管数据表通常包含反向电压与电流间的关系 图。这个曲线有一个拐点,这会导致齐纳电压发生极端变化,具体取决于它必须灌入的电流。这一缺点需要加以权衡:低 Vz 齐纳二极管在标称电压下具有更多漏电流,但 Vz 较高的二极管会钳位在更高电压下。如果齐纳二极管具有足够低的 Vz 来防止过充电,则始终会在标称电压下增加漏电流。
其次,如果限制 Iboot 的自举电阻较低,则齐纳二极管的功率耗散会过高。齐纳二极管耗散的功率是 Vz 和 Iz 的乘积。当自举电压超过齐纳二极管的击穿电压时,Iz 接近 Iboot。如果 Iboot 大于 2A,则瞬时功率耗散将超过 10W。如果超过额定值,高功率耗散会影响效率并损坏齐纳二极管。