ZHCACH7A March   2023  – June 2025 DP83826E , DP83826I

 

  1.   1
  2.   商标
  3. 1DP83826 应用概述
  4. 2排查应用问题
    1. 2.1 原理图和布局检查清单
    2. 2.2 器件运行状况检查
      1. 2.2.1 电压检查
      2. 2.2.2 探测 RESET_N 信号
      3. 2.2.3 探测 RBIAS 和 CEXT
      4. 2.2.4 探测 XI 时钟
      5. 2.2.5 在初始化期间探测搭接引脚
      6. 2.2.6 探测串行管理接口信号（MDC、MDIO）
        1. 2.2.6.1 读取并检查寄存器值
          1. 2.2.6.1.1 扩展寄存器访问
    3. 2.3 MDI 运行状况检查
      1. 2.3.1 磁性元件
      2. 2.3.2 探测 MDI 信号
      3. 2.3.3 链路质量检查
      4. 2.3.4 合规性
    4. 2.4 MII 运行状况检查
      1. 2.4.1 MII 检查
      2. 2.4.2 RMII 检查
    5. 2.5 环回和 PRBS
      1. 2.5.1 环回模式
      2. 2.5.2 通过 MAC 发送和接收数据包
      3. 2.5.3 通过 BIST 发送和接收数据包
  5. 3总结
  6. 4参考资料
  7. 5修订历史记录

2.2.5 在初始化期间探测搭接引脚

PHY 具有搭接引脚，可在预定模式下帮助配置器件。这些引脚上的电压是决定器件是否处于一种模式的唯一因素。

在采样期间进行搭接的预期结果是，外部搭接网络（由一个 PU 或 PD 电阻器组成，如果适用）以及内部电阻器共同创建一个分压器、供 PHY 进行采样。线路上的任何其他元件都不需要影响该网络设置的直流偏置。

DP83826 DP83826 搭接电路图 2-5 DP83826 搭接电路
DP83826 DP83826 LED 搭接电路图 2-6 DP83826 LED 搭接电路
DP83826 DP83826 增强型搭接流程图图 2-7 DP83826 增强型搭接流程图

然而，在某些情况下，电路板上的其他器件（例如，MAC）将意外地拉动或驱动这些引脚。可以从寄存器中读取 strap 配置值。这些值可在 Reg 0x0467 (SOR1) 和 Reg 0x0468 (SOR2) 中找到。如果下电上电相关性与问题相关，则搭接可能微不足道，可以根据这些寄存器逐周期观察，以确定 PHY 是否会捆绑在意外状态。

可在上电期间以及上电后 RESET_N 信号有效时进行测量。