ZHCACH7 march 2023 DP83826E
有关 EMC/EMI 合规性测试的硬件和软件配置的信息，请参阅以下应用手册：
DP83826 疑难解答指南 DP83826 疑难解答指南 DP83826 疑难解答指南 目录 目录 商标 商标 DP83826 应用概述 DP83826 应用概述 排查应用问题 排查应用问题 读取并检查寄存器值 读取并检查寄存器值 原理图和布局检查清单 原理图和布局检查清单 元件检查清单 元件检查清单 外设引脚检查 外设引脚检查 电源 电源 探测 XI 时钟 探测 XI 时钟 探测 RESET_N 信号 探测 RESET_N 信号 在初始化期间探测 Strap 配置引脚 在初始化期间探测 Strap 配置引脚 探测串行管理接口信号（MDC、MDIO） 探测串行管理接口信号（MDC、MDIO） 探测 MDI 信号 探测 MDI 信号 链路质量检查 链路质量检查 具有各种环回模式的内置自检 具有各种环回模式的内置自检 调试 MAC 接口 调试 MAC 接口 工具和参考 工具和参考 DP83826 寄存器访问 DP83826 寄存器访问 扩展寄存器访问 扩展寄存器访问 应用手册参考 应用手册参考 结论 结论 修订历史记录 修订历史记录 DP83826 疑难解答指南 DP83826 疑难解答指南 目录 yes no 目录 yes no yes no yesno 商标 商标 DP83826 应用概述 DP83826 能够提供很低的确定性延迟和低功耗，并支持 10BASE-Te、100BASE-TX 以太网协议，可以满足实时工业以太网系统中的严格要求。该器件包含可实现快速链接的硬件自动加载 (bootstrap)、快速链路丢弃检测模式以及用于对系统上其他模块进行时钟同步的专用参考 CLKOUT。 是典型 DP83826 应用的简化系统方框图。 DP83826 方框图 DP83826 将连接到以太网 MAC 和介质。通过变压器和连接器连接到介质。 TI 正在过渡到使用更具包容性的术语。某种语言可能与您期望在特定技术领域看到的语言不同。 DP83826 应用概述 DP83826 能够提供很低的确定性延迟和低功耗，并支持 10BASE-Te、100BASE-TX 以太网协议，可以满足实时工业以太网系统中的严格要求。该器件包含可实现快速链接的硬件自动加载 (bootstrap)、快速链路丢弃检测模式以及用于对系统上其他模块进行时钟同步的专用参考 CLKOUT。 是典型 DP83826 应用的简化系统方框图。 DP83826 方框图 DP83826 将连接到以太网 MAC 和介质。通过变压器和连接器连接到介质。 TI 正在过渡到使用更具包容性的术语。某种语言可能与您期望在特定技术领域看到的语言不同。 DP83826 能够提供很低的确定性延迟和低功耗，并支持 10BASE-Te、100BASE-TX 以太网协议，可以满足实时工业以太网系统中的严格要求。该器件包含可实现快速链接的硬件自动加载 (bootstrap)、快速链路丢弃检测模式以及用于对系统上其他模块进行时钟同步的专用参考 CLKOUT。 是典型 DP83826 应用的简化系统方框图。 DP83826 方框图 DP83826 将连接到以太网 MAC 和介质。通过变压器和连接器连接到介质。 TI 正在过渡到使用更具包容性的术语。某种语言可能与您期望在特定技术领域看到的语言不同。 DP83826 能够提供很低的确定性延迟和低功耗，并支持 10BASE-Te、100BASE-TX 以太网协议，可以满足实时工业以太网系统中的严格要求。该器件包含可实现快速链接的硬件自动加载 (bootstrap)、快速链路丢弃检测模式以及用于对系统上其他模块进行时钟同步的专用参考 CLKOUT。 是典型 DP83826 应用的简化系统方框图。 DP83826 方框图 DP83826 方框图DP83826 将连接到以太网 MAC 和介质。通过变压器和连接器连接到介质。 TI 正在过渡到使用更具包容性的术语。某种语言可能与您期望在特定技术领域看到的语言不同。 TI 正在过渡到使用更具包容性的术语。某种语言可能与您期望在特定技术领域看到的语言不同。 排查应用问题 以下各节从较高层次介绍调试方法，尝试从具有广泛影响的应用特性开始，然后致力于研究设计的更重点方面。 读取并检查寄存器值 读取寄存器并验证数据表中显示的默认值。请注意，某些寄存器的初始值可能会因 strap 配置选项而异。 下面展示了在启用自协商的情况下以 10/100Mbps 速率运行 PHY 和链路的预期寄存器值。 DP83826 寄存器值参考 寄存器地址 寄存器值 10Mbps 100Mbps 0x0000 3100 3100 0x0001 786D 786D 0x0002 2000 2000 0x0003 A130 A130 0x0004 0041 01E1 0x0005 (1) 41E1 41E1 0x0006 0007 0007 0x0007 2001 2001 0x0008 0000 0000 0x0009 0000 0000 0x000A 0100 0100 0x000B 0000 0000 0x000D 0000 0000 0x000E 0000 0000 0x000F 0000 0000 0x0010 (2) 4717 或 0017 4715 或 0715 0x0011 0108 0108 0x0012 7400 7400 0x0013 2800 2800 0x0014 0000 0000 0x0015 0000 0000 0x0016 0100 0100 0x0017 0041 0041 0x0018 0480 0480 0x0019 C000 CC00 0x001A 0000 0000 0X001B 007D 007D 0X001B 05EE 05EE 0X001C 0000 0000 0x001E 0002 0102 在 PHY 以给定速度链接的情况下，使用这些值作为参考来识别预期运行的任何变化。请注意，并非所有寄存器都需要相同，例如。 寄存器 0x0005 的值取决于链路伙伴的能力。 寄存器 0x0010 的 MSB 中的“4”或“0”差异是由于位 14 MDI/MDIX 模式造成的，不会产生任何影响。显着差异是作为 LSB 的“7”或“5”，这会告知您速度状态。 示例：在以 10Mbps 的速率为 PHY 供电并链接之后，寄存器 0x0010 以十六进制值 0017 读取。这意味着位 [4, 2, 1, 0] 为高电平。这些位会确认：自协商完成、全双工、10Mbps 模式以及建立了有效链路。 对于表中显示的任何不同于预期值的值，重复此过程将有助于诊断 PHY 的确切状态来解决遇到的任何问题。 原理图和布局检查清单 参考并验证以下电子表格中记录的所有原理图和布局建议： DP83826 原理图和布局检查清单 元件检查清单 磁性元件： 以下指南是兼容磁性元件的主要参考规格： 推荐的变压器 制造商 器件型号 Pulse Electronics HX1198FNL HX1188NL HX1188FNL 磁隔离要求 参数 测试条件 典型值 单位 匝数比 ±2% 容差 1:1 - 插入损耗 1-100 MHz -1 dB 回波损耗 1-30 MHz -16 dB 30-60 MHz -12 dB 60-80 MHz -10 dB 差分至共模抑制比 1-50 MHz -30 dB 50-150 MHz -20 dB 串扰 30MHz -35 dB 60MHz -30 dB 隔离 HPOT 1500 Vrms 如果无法满足这些确切要求，可以提供以下容差： 匝比 理想情况下为 2%，但 3% 也可以接受。 电感 首选高电感。通常看到的数字约为 350μH。 插入损耗 与数据表中规定的每个范围的指定值相比，该值应尽可能接近 0dB。如果规格给出 -1dB 的典型值，建议找到具有 -1dB、-0.9dB、…的元件。 回波损耗 不高于数据表中指定的幅度。如果规格给出 -1dB 的典型值，建议找到具有 -16dB、-17dB、…的元件。 晶体 以下指南是兼容晶体的主要参考规格： 25MHz 晶体规格 参数 测试条件 最小值 典型值 最大值 单位 频率 25 MHz 频率容限 工作温度 -100 100 ppm 负载电容 15 40 pF ESR 50 Ω 25MHz 振荡器规格 参数 测试条件 最小值 典型值 最大值 单位 频率 25 MHz 频率容限 工作温度 ±50 ppm 频率稳定性 1 年老化 ±50 ppm 上升/下降时间 20% - 80% 5 ns Symmetry 占空比 40% 60% 抖动 RMS 集成频带：12 kHz 至 5 MHz 11 ps 外设引脚检查 以下部分详细介绍了 PHY 运行期间各种外设输出引脚的预期值 - 测量并比较标注的引脚输出以验证 PHY 运行。 电源 电源是第一个要检查的关键项。为器件加电，并在尽可能靠近引脚的位置对电源执行直流测量。确认每个测量值均在数据表的建议运行条件 部分中定义的限值范围内。 电源去耦建议 探测 XI 时钟 验证频率和信号完整性。为了实现链路完整性，MII 和 RMII 主模式下的时钟必须为 25MHz ±50ppm，RMII 从模式下的时钟必须为 50MHz ±50ppm。 如果使用晶体作为时钟源，则探测 CLK_OUT 信号。探测晶体可以改变容性负载，从而改变工作频率。CLK_OUT 上的默认信号是 XI 基准的缓冲版本，将提供代表性测量。 探测 RESET_N 信号 复位引脚为低电平有效。务必确认控制器未将 RESET_N 信号驱动为低电平。否则，器件将保持复位状态，并且不会响应。 在初始化期间探测 Strap 配置引脚 A 在 #GUID-06EEEDA1-8A29-4BE2-A53E-9C0B16FBED0A 中添加了在 strap 配置状态寄存器中确认 strap 配置值的建议 yes 在某些情况下，电路板上的其他器件（例如，MAC）将意外地拉动或驱动这些引脚。可以从寄存器中读取 strap 配置值。这些值可在寄存器 0x006E (STRAP_STS1) 和寄存器 0x006F (STRAP_STS2) 中找到。如果您仍然不确定 PHY 的 Strap 配置，请确认这些信号位于数据表编程 部分表 9-6 中所述的目标电压范围内。可在上电期间以及上电后 RESET_N 信号有效时进行测量。 探测串行管理接口信号（MDC、MDIO） 未驱动时，MDIO 应上拉至 I/O 电源。探测 MDIO 以确认默认电压。 尝试读取寄存器。使用数据表验证 MDIO 数据序列，确保 MDIO 读取访问时序正确。 探测 MDI 信号 在默认配置中，将启用自动协商和自动 MDIX。链路脉冲应在通道发送和接收差分对（TD_P、TD_M）上可见。 具有 100 欧姆终端的短以太网电缆可用于测量 MDI 信号。端接电缆如 所示。 展示了使用端接电缆进行测量的连接图。 用于 MDI 信号测量的 100Ω 端接电缆 100M 端接电缆的连接图 自动协商链路脉冲的标称宽度为 100ns。脉冲间隔为 62µs 或 125µs，并以突发方式传输。突发的标称持续时间为 2ms，每 16ms 发生一次。 显示了链路脉冲。 DP83826 链路脉冲 链路质量检查 建立有效链路后，确认密钥状态寄存器值并直观验证链路 LED 是否亮起，下一个数据传输调试步骤是检查 MAC 接口。 链路问题可能有以下几种原因： 链路伙伴传输问题 电缆长度和质量 25MHz 参考时钟的时钟质量 MDI 信号质量 可以进行 IEEE 合规性测量以验证信令。有关这些测量的详细信息，请参阅应用手册 DP83826 以太网合规性测试 (SNLA239)。 PHY 通电并连接到链路伙伴后，可以读取以下寄存器以确定链路的运行状况： 链路质量 MSE 寄存器 通道 寄存器地址 A 0x225 对于给定的通道，读取寄存器值以确定 MSE（均方误差），转换为十进制，并参考下表来确定链路质量： MSE 链路质量范围 链路质量 MSE 范围 非常好 < 522 好 522-827 差 > 827 具有各种环回模式的内置自检 提供了多个环回选项，可用于测试和验证 PHY 中的各种功能块。启用环回模式后，可以对数字和模拟数据路径进行电路内测试。通常，DP83826 可配置为任何一种近端环回模式，也可配置为远端（反向）环回模式。MII 环回是使用 BMCR（寄存器地址 0x0000）进行配置的。所有其他环回模式均通过 BISCR（寄存器地址 0x0016）启用。除非另有说明，否则所有速度 (10/100) 和所有 MAC 接口都支持环回模式。 该器件包含内部 PRBS 内置自检 (BIST) 电路，可适应电路内测试或诊断。BIST 电路可用于测试发送和接收数据路径的完整性。BIST 可使用各种环回模式来执行，以便隔离数据路径特定部分的任何问题。BIST 会生成包含可变内容和 IPG 的封包化数据。下图说明了每个环回模式可用于验证的各种数据路径： 方框图、环回模式 方框图、反向环回模式 模拟环回通常用于验证 PHY 的完整内部数据路径，而反向环回则用于与链路伙伴一起验证沿 MDI 的数据路径。 通过 MAC 发送和接收数据包： 如果可以使用 MAC 生成和检查数据包，并且 PHY 有一个具有反向环回功能的工作链路伙伴，请按如下方式验证完整数据路径： 为 PHY 供电并将其连接到 MAC 和一个正常工作的链路伙伴。 在链路伙伴上启用反向环回（对于 DP83826 链路伙伴，将 0x16 写入 0010）。 将测试数据包从 MAC 发送到 PHY。 验证 MAC 是否接收相同的测试数据包。 如果 MAC 接收到相同的测试数据包而未出现问题，则通过 MAC → PHY → MDI 的完整数据路径是有效的。如果此测试未通过，则执行模拟环回以隔离数据路径上的问题： 为 PHY 供电并将其连接到 MAC。 在 PHY 上启用模拟环回（将 0x16 写入 0008）。 将测试数据包从 MAC 发送到 PHY。 验证 MAC 是否接收相同的测试数据包。 如果 MAC 接收到相同的测试数据包，则通过 MAC → PHY 的数据路径有效，并且问题已与 MDI 数据路径隔离。如果此测试未通过，则问题可能出在 MAC 接口或内部数据路径上。要验证 MAC 接口，请参阅调试 MAC 接口。要验证内部数据路径，请使用以下脚本执行带有模拟环回的 PRBS。 通过 BIST 发送和接收数据包： 如果无法通过 MAC 生成和检查数据包，请使用 PRBS 数据包生成和检查功能来验证数据路径。使用 PRBS 和正常工作的链路伙伴执行反向环回，如下所示： 为 PHY 供电并将其连接到链路伙伴。 在 PHY 上启用 PRBS 数据包生成（将 0x16 写入 5000）。 在链路伙伴上启用反向环回（对于 DP83826 链路伙伴，将 0x16 写入 0020）。 等待至少一秒钟，然后检查 PHY 上的 PRBS 锁定状态（读取寄存器 0x17[11:10]）。 如果寄存器 0x17[11] 为高电平，则通过 PHY → MDI 的数据路径有效。如果此测试未通过，则问题可能出在 PHY 的内部数据路径或 MDI 上。要验证内部数据路径，请使用以下脚本执行带有模拟环回的 PRBS。如果内部数据路径有效，则问题将与 MDI 隔离（假设链路伙伴正常工作）。 下面是寄存器读取和写入的示例序列，用于以 100Mbps 速率执行带有模拟环回的 BIST： // Analog Loopback begin 001F 8000 //Hard Reset 0000 2100 //Disables Auto-Neg, Selects 100 Mbps 0016 0108 //Select Analog Loopback 030B 3380 //This helps PRBS LOCK 001F 4000 //Soft Reset 0010 // LSB '5' expected. 0016 3108 //Enables PRBS Checker Config & Packet Generation Enable //After you write '3108' the register should Read 3b04.(Bit 11 & 9 go high) 001B 807D //Lock Error Counter's Value 001B end //DP83826 Digital Loopback 100Mbps PRBS Packet Generator begin 001F 8000 //Hard Reset 0000 2100 //Disable Auto Negotiation and Chooses 100 Mbps 0016 0104 //Enable Digital Loopback 0122 2000 0123 2000 0130 47FF 001F 4000 //Soft Reset0010 //Bit 0 = '1' confirms Link (No Link expected for 10 Mbps) //Bit 1 = '0' confirms 100 Mbps Speed 0016 3104 //Enables PRBS Checker Config & Packet Generation Enable //After you write '3104' the register should Read 3b04.(Bit 11 & 9 go high) 001B 807D //Lock Error Counter's Value 001B end 调试 MAC 接口 MII 链路 媒体独立接口 (MII) 是一个同步 4 位宽半字节数据接口，用于将 PHY 连接到 MAC。MII 完全符合 IEEE 802.3-2002 第 22 条。 硬件配置 Strap 8 RX_D2 =“0”时，默认情况下在 PHY 中设置 MII。寄存器 0x0467、位 8 可确认 strap 8（高电平或低电平）的状态，寄存器 0x0468、位 4 可确认 PHY 的 MAC 模式（MII =“0”| RMII =“1”）。 MII 信号具体汇总如下： MII 信号 功能 引脚 数据信号 TX_D[3:0] RX_D[3:0] 发送和接收信号 TX_EN RX_DV 线路状态信号 CRS COL 误差信号 RX_ER MII 信令 参考下面的波形来验证 100BASE-Tx MII 模式下的预期 MAC 数据和时钟信号。该表显示了从数据表获取的显示在波形中的规格。 100M MII 接收时序 参数 测试条件 最小值 典型值 最大值 单位 T1 RX_CLK 高电平/低电平时间 16 20 24 ns T2 RX_D[3:0]，从 RX_CLK 上升的 RX_ER、RX_DV 延迟 10 30 ns RX_CLK 高电平时间 从 RX_CLK 上升的 RX_D1 延迟 RMII 链路 RMII 规范 v1.2 中指定的简化媒体独立接口为第 22 条中指定的 IEEE 802.3 MII 提供了更少的引脚数替代方案。从架构上讲，RMII 规范在 MII 的任一侧提供了一个额外的调节层，但在没有 MII 的情况下可实现。DP83826 提供两种类型的 RMII 操作：RMII 主器件和 RMII 从器件。 在 RMII 主工作模式下，DP83826 由连接到 XI 引脚的 25MHz CMOS 电平振荡器或连接在 XI 和 XO 引脚上的 25MHz 晶体供电。从 DP83826 引用的 50MHz 输出时钟可连接到 MAC。 在 RMII 从工作模式下，DP83826 由连接到 XI 引脚的 50MHz CMOS 电平振荡器供电，并且与 MAC 共用同一个时钟。此外，PHY 还可通过主机 MAC 提供的 50MHz 时钟运行。 RMII 规范具有以下特性： 支持 100BASE-TX 和 10BASE-Te 从 MAC 到 PHY（或来自外部源）的单个时钟基准 提供独立的 2 位宽发送和接收数据路径 使用与 MII 接口相同的 CMOS 信号电平 可通过上拉硬件配置 Strap 8 RX_D2 =“1”来设置 RMII。寄存器 0x0467、位 8 可确认 Strap 8（高电平或低电平）的状态，寄存器 0x0468 可确认 PHY 的 MAC 模式（MII =“0”| RMII =“1”）。 在此模式下，使用内部 50MHz 参考时钟为发送和接收路径，每个时钟周期的数据传输为 2 位。RMII 信号具体汇总如下： RMII 信号 功能 引脚 接收数据线 TX_D[1:0] 传输数据线 RX_D[1:0] 接收控制信号 TX_EN 发送控制信号 CRS_DV RMII 从信令 RMII 主信令 TX_D[1:0] 上的数据以 RMII 主模式和从模式下的 50MHz 时钟为基准锁存在 PHY 上。RX_D[1:0] 上的数据以 50MHz 时钟为基准提供。此外，CRX_DV 可被配置为 RX_DV 信号。它可以通过一种更简单的方法恢复接收数据，而无需将 RX_DV 与 CRS_DV 指示分开。 工具和参考 DP83826 寄存器访问 如果应用中不能轻松访问寄存器，可从 TI 获取 USB-2-MDIO GUI，它可与 MSP430 Launchpad 搭配使用，并可通过 TI 网上商店 (https://store.ti.com/) 购买。GUI 支持读取和写入寄存器以及运行脚本文件。它可与 DP83826 和 TI 以太网产品系列中的其他器件搭配使用。USB-2-MDIO 用户指南和 GUI 可从以下位置下载：http://www.ti.com/tool/usb-2-mdio USB-2-MDIO GUI MSP430 LaunchPad 下面是一个示例脚本，也可以在“Help”菜单的 USB-2-MDIO GUI 中找到： // This is how you make a comment.所有脚本都必须以“begin”开头 begin // To read a register, all you need to do is put down the 4 digit // HEX value of the registers (from 0000 to FFFF) // Example to read registers 0001, 000A, and 0017 0001 000A 0017 // To write a register, all you need to do is put down the 4 digit // HEX value of the register (from 0000 to FFFF) followed by the // HEX you desire to configure the register to (from 0000 to FFFF) // Example to write 2100 to register 0000 and // Example to write 0110 to register 0016 0000 2100 0016 0110 // You must end the script by adding 'end' once you are finished end 由 IEEE 802.3 定义的串行管理接口是单主总线。MDC 时钟由总线主控（通常是以太网 MAC）生成。要使用 USB-2-MDIO GUI，必须在 MSP430 Launchpad 与 DP83826 MDIO 和 MDC 引脚之间直接建立连接。 MSP430 引脚 4.2 → PHY 的 MDIO 引脚 MSP420 引脚 4.1 → PHY 的 MDC 引脚 扩展寄存器访问 要在扩展寄存器空间中读取和写入寄存器，请参阅以下过程： MMD“1F”寄存器的写入过程： 写入 reg<000D> = 0x001F 写入 reg<000E> = <address> 写入 reg<000D> = 0x401F 写入 reg<000E> = <value> MMD“1F”寄存器的读取过程： 写入 reg<000D> = 0x001F 写入 reg<000E> = <address> 写入 reg<000D> = 0x401F 读取 reg<000E> 要读取/写入 MMD“1”寄存器，请将 1F 替换为 01。 上述写入和读取过程通常用于地址大于 0x001F 的寄存器，但该过程通常也可用于任何地址。 应用手册参考 有关 EMC/EMI 合规性测试的硬件和软件配置的信息，请参阅以下应用手册： 排查应用问题 以下各节从较高层次介绍调试方法，尝试从具有广泛影响的应用特性开始，然后致力于研究设计的更重点方面。 以下各节从较高层次介绍调试方法，尝试从具有广泛影响的应用特性开始，然后致力于研究设计的更重点方面。 以下各节从较高层次介绍调试方法，尝试从具有广泛影响的应用特性开始，然后致力于研究设计的更重点方面。 读取并检查寄存器值 读取寄存器并验证数据表中显示的默认值。请注意，某些寄存器的初始值可能会因 strap 配置选项而异。 下面展示了在启用自协商的情况下以 10/100Mbps 速率运行 PHY 和链路的预期寄存器值。 DP83826 寄存器值参考 寄存器地址 寄存器值 10Mbps 100Mbps 0x0000 3100 3100 0x0001 786D 786D 0x0002 2000 2000 0x0003 A130 A130 0x0004 0041 01E1 0x0005 (1) 41E1 41E1 0x0006 0007 0007 0x0007 2001 2001 0x0008 0000 0000 0x0009 0000 0000 0x000A 0100 0100 0x000B 0000 0000 0x000D 0000 0000 0x000E 0000 0000 0x000F 0000 0000 0x0010 (2) 4717 或 0017 4715 或 0715 0x0011 0108 0108 0x0012 7400 7400 0x0013 2800 2800 0x0014 0000 0000 0x0015 0000 0000 0x0016 0100 0100 0x0017 0041 0041 0x0018 0480 0480 0x0019 C000 CC00 0x001A 0000 0000 0X001B 007D 007D 0X001B 05EE 05EE 0X001C 0000 0000 0x001E 0002 0102 在 PHY 以给定速度链接的情况下，使用这些值作为参考来识别预期运行的任何变化。请注意，并非所有寄存器都需要相同，例如。 寄存器 0x0005 的值取决于链路伙伴的能力。 寄存器 0x0010 的 MSB 中的“4”或“0”差异是由于位 14 MDI/MDIX 模式造成的，不会产生任何影响。显着差异是作为 LSB 的“7”或“5”，这会告知您速度状态。 示例：在以 10Mbps 的速率为 PHY 供电并链接之后，寄存器 0x0010 以十六进制值 0017 读取。这意味着位 [4, 2, 1, 0] 为高电平。这些位会确认：自协商完成、全双工、10Mbps 模式以及建立了有效链路。 对于表中显示的任何不同于预期值的值，重复此过程将有助于诊断 PHY 的确切状态来解决遇到的任何问题。 读取并检查寄存器值 读取寄存器并验证数据表中显示的默认值。请注意，某些寄存器的初始值可能会因 strap 配置选项而异。 下面展示了在启用自协商的情况下以 10/100Mbps 速率运行 PHY 和链路的预期寄存器值。 DP83826 寄存器值参考 寄存器地址 寄存器值 10Mbps 100Mbps 0x0000 3100 3100 0x0001 786D 786D 0x0002 2000 2000 0x0003 A130 A130 0x0004 0041 01E1 0x0005 (1) 41E1 41E1 0x0006 0007 0007 0x0007 2001 2001 0x0008 0000 0000 0x0009 0000 0000 0x000A 0100 0100 0x000B 0000 0000 0x000D 0000 0000 0x000E 0000 0000 0x000F 0000 0000 0x0010 (2) 4717 或 0017 4715 或 0715 0x0011 0108 0108 0x0012 7400 7400 0x0013 2800 2800 0x0014 0000 0000 0x0015 0000 0000 0x0016 0100 0100 0x0017 0041 0041 0x0018 0480 0480 0x0019 C000 CC00 0x001A 0000 0000 0X001B 007D 007D 0X001B 05EE 05EE 0X001C 0000 0000 0x001E 0002 0102 在 PHY 以给定速度链接的情况下，使用这些值作为参考来识别预期运行的任何变化。请注意，并非所有寄存器都需要相同，例如。 寄存器 0x0005 的值取决于链路伙伴的能力。 寄存器 0x0010 的 MSB 中的“4”或“0”差异是由于位 14 MDI/MDIX 模式造成的，不会产生任何影响。显着差异是作为 LSB 的“7”或“5”，这会告知您速度状态。 示例：在以 10Mbps 的速率为 PHY 供电并链接之后，寄存器 0x0010 以十六进制值 0017 读取。这意味着位 [4, 2, 1, 0] 为高电平。这些位会确认：自协商完成、全双工、10Mbps 模式以及建立了有效链路。 对于表中显示的任何不同于预期值的值，重复此过程将有助于诊断 PHY 的确切状态来解决遇到的任何问题。 读取寄存器并验证数据表中显示的默认值。请注意，某些寄存器的初始值可能会因 strap 配置选项而异。 下面展示了在启用自协商的情况下以 10/100Mbps 速率运行 PHY 和链路的预期寄存器值。 DP83826 寄存器值参考 寄存器地址 寄存器值 10Mbps 100Mbps 0x0000 3100 3100 0x0001 786D 786D 0x0002 2000 2000 0x0003 A130 A130 0x0004 0041 01E1 0x0005 (1) 41E1 41E1 0x0006 0007 0007 0x0007 2001 2001 0x0008 0000 0000 0x0009 0000 0000 0x000A 0100 0100 0x000B 0000 0000 0x000D 0000 0000 0x000E 0000 0000 0x000F 0000 0000 0x0010 (2) 4717 或 0017 4715 或 0715 0x0011 0108 0108 0x0012 7400 7400 0x0013 2800 2800 0x0014 0000 0000 0x0015 0000 0000 0x0016 0100 0100 0x0017 0041 0041 0x0018 0480 0480 0x0019 C000 CC00 0x001A 0000 0000 0X001B 007D 007D 0X001B 05EE 05EE 0X001C 0000 0000 0x001E 0002 0102 在 PHY 以给定速度链接的情况下，使用这些值作为参考来识别预期运行的任何变化。请注意，并非所有寄存器都需要相同，例如。 寄存器 0x0005 的值取决于链路伙伴的能力。 寄存器 0x0010 的 MSB 中的“4”或“0”差异是由于位 14 MDI/MDIX 模式造成的，不会产生任何影响。显着差异是作为 LSB 的“7”或“5”，这会告知您速度状态。 示例：在以 10Mbps 的速率为 PHY 供电并链接之后，寄存器 0x0010 以十六进制值 0017 读取。这意味着位 [4, 2, 1, 0] 为高电平。这些位会确认：自协商完成、全双工、10Mbps 模式以及建立了有效链路。 对于表中显示的任何不同于预期值的值，重复此过程将有助于诊断 PHY 的确切状态来解决遇到的任何问题。 读取寄存器并验证数据表中显示的默认值。请注意，某些寄存器的初始值可能会因 strap 配置选项而异。下面展示了在启用自协商的情况下以 10/100Mbps 速率运行 PHY 和链路的预期寄存器值。 DP83826 寄存器值参考 寄存器地址 寄存器值 10Mbps 100Mbps 0x0000 3100 3100 0x0001 786D 786D 0x0002 2000 2000 0x0003 A130 A130 0x0004 0041 01E1 0x0005 (1) 41E1 41E1 0x0006 0007 0007 0x0007 2001 2001 0x0008 0000 0000 0x0009 0000 0000 0x000A 0100 0100 0x000B 0000 0000 0x000D 0000 0000 0x000E 0000 0000 0x000F 0000 0000 0x0010 (2) 4717 或 0017 4715 或 0715 0x0011 0108 0108 0x0012 7400 7400 0x0013 2800 2800 0x0014 0000 0000 0x0015 0000 0000 0x0016 0100 0100 0x0017 0041 0041 0x0018 0480 0480 0x0019 C000 CC00 0x001A 0000 0000 0X001B 007D 007D 0X001B 05EE 05EE 0X001C 0000 0000 0x001E 0002 0102 DP83826 寄存器值参考 寄存器地址 寄存器值 10Mbps 100Mbps 0x0000 3100 3100 0x0001 786D 786D 0x0002 2000 2000 0x0003 A130 A130 0x0004 0041 01E1 0x0005 (1) 41E1 41E1 0x0006 0007 0007 0x0007 2001 2001 0x0008 0000 0000 0x0009 0000 0000 0x000A 0100 0100 0x000B 0000 0000 0x000D 0000 0000 0x000E 0000 0000 0x000F 0000 0000 0x0010 (2) 4717 或 0017 4715 或 0715 0x0011 0108 0108 0x0012 7400 7400 0x0013 2800 2800 0x0014 0000 0000 0x0015 0000 0000 0x0016 0100 0100 0x0017 0041 0041 0x0018 0480 0480 0x0019 C000 CC00 0x001A 0000 0000 0X001B 007D 007D 0X001B 05EE 05EE 0X001C 0000 0000 0x001E 0002 0102 DP83826 寄存器值参考 寄存器地址 寄存器值 10Mbps 100Mbps 0x0000 3100 3100 0x0001 786D 786D 0x0002 2000 2000 0x0003 A130 A130 0x0004 0041 01E1 0x0005 (1) 41E1 41E1 0x0006 0007 0007 0x0007 2001 2001 0x0008 0000 0000 0x0009 0000 0000 0x000A 0100 0100 0x000B 0000 0000 0x000D 0000 0000 0x000E 0000 0000 0x000F 0000 0000 0x0010 (2) 4717 或 0017 4715 或 0715 0x0011 0108 0108 0x0012 7400 7400 0x0013 2800 2800 0x0014 0000 0000 0x0015 0000 0000 0x0016 0100 0100 0x0017 0041 0041 0x0018 0480 0480 0x0019 C000 CC00 0x001A 0000 0000 0X001B 007D 007D 0X001B 05EE 05EE 0X001C 0000 0000 0x001E 0002 0102 寄存器地址 寄存器值 10Mbps 100Mbps 寄存器地址 寄存器值 寄存器地址寄存器值 10Mbps 100Mbps 10Mbps100Mbps 0x0000 3100 3100 0x0001 786D 786D 0x0002 2000 2000 0x0003 A130 A130 0x0004 0041 01E1 0x0005 (1) 41E1 41E1 0x0006 0007 0007 0x0007 2001 2001 0x0008 0000 0000 0x0009 0000 0000 0x000A 0100 0100 0x000B 0000 0000 0x000D 0000 0000 0x000E 0000 0000 0x000F 0000 0000 0x0010 (2) 4717 或 0017 4715 或 0715 0x0011 0108 0108 0x0012 7400 7400 0x0013 2800 2800 0x0014 0000 0000 0x0015 0000 0000 0x0016 0100 0100 0x0017 0041 0041 0x0018 0480 0480 0x0019 C000 CC00 0x001A 0000 0000 0X001B 007D 007D 0X001B 05EE 05EE 0X001C 0000 0000 0x001E 0002 0102 0x0000 3100 3100 0x000031003100 0x0001 786D 786D 0x0001786D786D 0x0002 2000 2000 0x000220002000 0x0003 A130 A130 0x0003A130A130 0x0004 0041 01E1 0x0004004101E1 0x0005 (1) 41E1 41E1 0x0005 (1) (1)41E141E1 0x0006 0007 0007 0x000600070007 0x0007 2001 2001 0x000720012001 0x0008 0000 0000 0x000800000000 0x0009 0000 0000 0x000900000000 0x000A 0100 0100 0x000A01000100 0x000B 0000 0000 0x000B00000000 0x000D 0000 0000 0x000D00000000 0x000E 0000 0000 0x000E00000000 0x000F 0000 0000 0x000F00000000 0x0010 (2) 4717 或 0017 4715 或 0715 0x0010 (2) (2)4717 或 00174715 或 0715 0x0011 0108 0108 0x001101080108 0x0012 7400 7400 0x001274007400 0x0013 2800 2800 0x001328002800 0x0014 0000 0000 0x001400000000 0x0015 0000 0000 0x001500000000 0x0016 0100 0100 0x001601000100 0x0017 0041 0041 0x001700410041 0x0018 0480 0480 0x001804800480 0x0019 C000 CC00 0x0019C000CC00 0x001A 0000 0000 0x001A00000000 0X001B 007D 007D 0X001B007D007D 0X001B 05EE 05EE 0X001B05EE05EE 0X001C 0000 0000 0X001C00000000 0x001E 0002 0102 0x001E00020102在 PHY 以给定速度链接的情况下，使用这些值作为参考来识别预期运行的任何变化。请注意，并非所有寄存器都需要相同，例如。 寄存器 0x0005 的值取决于链路伙伴的能力。 寄存器 0x0010 的 MSB 中的“4”或“0”差异是由于位 14 MDI/MDIX 模式造成的，不会产生任何影响。显着差异是作为 LSB 的“7”或“5”，这会告知您速度状态。 寄存器 0x0005 的值取决于链路伙伴的能力。 寄存器 0x0010 的 MSB 中的“4”或“0”差异是由于位 14 MDI/MDIX 模式造成的，不会产生任何影响。显着差异是作为 LSB 的“7”或“5”，这会告知您速度状态。 寄存器 0x0005 的值取决于链路伙伴的能力。寄存器 0x0010 的 MSB 中的“4”或“0”差异是由于位 14 MDI/MDIX 模式造成的，不会产生任何影响。显着差异是作为 LSB 的“7”或“5”，这会告知您速度状态。 示例：在以 10Mbps 的速率为 PHY 供电并链接之后，寄存器 0x0010 以十六进制值 0017 读取。这意味着位 [4, 2, 1, 0] 为高电平。这些位会确认：自协商完成、全双工、10Mbps 模式以及建立了有效链路。示例：对于表中显示的任何不同于预期值的值，重复此过程将有助于诊断 PHY 的确切状态来解决遇到的任何问题。 原理图和布局检查清单 参考并验证以下电子表格中记录的所有原理图和布局建议： DP83826 原理图和布局检查清单 原理图和布局检查清单 参考并验证以下电子表格中记录的所有原理图和布局建议： DP83826 原理图和布局检查清单 参考并验证以下电子表格中记录的所有原理图和布局建议： DP83826 原理图和布局检查清单 参考并验证以下电子表格中记录的所有原理图和布局建议： DP83826 原理图和布局检查清单 DP83826 原理图和布局检查清单 元件检查清单 磁性元件： 以下指南是兼容磁性元件的主要参考规格： 推荐的变压器 制造商 器件型号 Pulse Electronics HX1198FNL HX1188NL HX1188FNL 磁隔离要求 参数 测试条件 典型值 单位 匝数比 ±2% 容差 1:1 - 插入损耗 1-100 MHz -1 dB 回波损耗 1-30 MHz -16 dB 30-60 MHz -12 dB 60-80 MHz -10 dB 差分至共模抑制比 1-50 MHz -30 dB 50-150 MHz -20 dB 串扰 30MHz -35 dB 60MHz -30 dB 隔离 HPOT 1500 Vrms 如果无法满足这些确切要求，可以提供以下容差： 匝比 理想情况下为 2%，但 3% 也可以接受。 电感 首选高电感。通常看到的数字约为 350μH。 插入损耗 与数据表中规定的每个范围的指定值相比，该值应尽可能接近 0dB。如果规格给出 -1dB 的典型值，建议找到具有 -1dB、-0.9dB、…的元件。 回波损耗 不高于数据表中指定的幅度。如果规格给出 -1dB 的典型值，建议找到具有 -16dB、-17dB、…的元件。 晶体 以下指南是兼容晶体的主要参考规格： 25MHz 晶体规格 参数 测试条件 最小值 典型值 最大值 单位 频率 25 MHz 频率容限 工作温度 -100 100 ppm 负载电容 15 40 pF ESR 50 Ω 25MHz 振荡器规格 参数 测试条件 最小值 典型值 最大值 单位 频率 25 MHz 频率容限 工作温度 ±50 ppm 频率稳定性 1 年老化 ±50 ppm 上升/下降时间 20% - 80% 5 ns Symmetry 占空比 40% 60% 抖动 RMS 集成频带：12 kHz 至 5 MHz 11 ps 元件检查清单 磁性元件： 以下指南是兼容磁性元件的主要参考规格： 推荐的变压器 制造商 器件型号 Pulse Electronics HX1198FNL HX1188NL HX1188FNL 磁隔离要求 参数 测试条件 典型值 单位 匝数比 ±2% 容差 1:1 - 插入损耗 1-100 MHz -1 dB 回波损耗 1-30 MHz -16 dB 30-60 MHz -12 dB 60-80 MHz -10 dB 差分至共模抑制比 1-50 MHz -30 dB 50-150 MHz -20 dB 串扰 30MHz -35 dB 60MHz -30 dB 隔离 HPOT 1500 Vrms 如果无法满足这些确切要求，可以提供以下容差： 匝比 理想情况下为 2%，但 3% 也可以接受。 电感 首选高电感。通常看到的数字约为 350μH。 插入损耗 与数据表中规定的每个范围的指定值相比，该值应尽可能接近 0dB。如果规格给出 -1dB 的典型值，建议找到具有 -1dB、-0.9dB、…的元件。 回波损耗 不高于数据表中指定的幅度。如果规格给出 -1dB 的典型值，建议找到具有 -16dB、-17dB、…的元件。 晶体 以下指南是兼容晶体的主要参考规格： 25MHz 晶体规格 参数 测试条件 最小值 典型值 最大值 单位 频率 25 MHz 频率容限 工作温度 -100 100 ppm 负载电容 15 40 pF ESR 50 Ω 25MHz 振荡器规格 参数 测试条件 最小值 典型值 最大值 单位 频率 25 MHz 频率容限 工作温度 ±50 ppm 频率稳定性 1 年老化 ±50 ppm 上升/下降时间 20% - 80% 5 ns Symmetry 占空比 40% 60% 抖动 RMS 集成频带：12 kHz 至 5 MHz 11 ps 磁性元件： 以下指南是兼容磁性元件的主要参考规格： 推荐的变压器 制造商 器件型号 Pulse Electronics HX1198FNL HX1188NL HX1188FNL 磁隔离要求 参数 测试条件 典型值 单位 匝数比 ±2% 容差 1:1 - 插入损耗 1-100 MHz -1 dB 回波损耗 1-30 MHz -16 dB 30-60 MHz -12 dB 60-80 MHz -10 dB 差分至共模抑制比 1-50 MHz -30 dB 50-150 MHz -20 dB 串扰 30MHz -35 dB 60MHz -30 dB 隔离 HPOT 1500 Vrms 如果无法满足这些确切要求，可以提供以下容差： 匝比 理想情况下为 2%，但 3% 也可以接受。 电感 首选高电感。通常看到的数字约为 350μH。 插入损耗 与数据表中规定的每个范围的指定值相比，该值应尽可能接近 0dB。如果规格给出 -1dB 的典型值，建议找到具有 -1dB、-0.9dB、…的元件。 回波损耗 不高于数据表中指定的幅度。如果规格给出 -1dB 的典型值，建议找到具有 -16dB、-17dB、…的元件。 磁性元件：以下指南是兼容磁性元件的主要参考规格： 推荐的变压器 制造商 器件型号 Pulse Electronics HX1198FNL HX1188NL HX1188FNL 磁隔离要求 参数 测试条件 典型值 单位 匝数比 ±2% 容差 1:1 - 插入损耗 1-100 MHz -1 dB 回波损耗 1-30 MHz -16 dB 30-60 MHz -12 dB 60-80 MHz -10 dB 差分至共模抑制比 1-50 MHz -30 dB 50-150 MHz -20 dB 串扰 30MHz -35 dB 60MHz -30 dB 隔离 HPOT 1500 Vrms 推荐的变压器 制造商 器件型号 Pulse Electronics HX1198FNL HX1188NL HX1188FNL 推荐的变压器 制造商 器件型号 Pulse Electronics HX1198FNL HX1188NL HX1188FNL 制造商 器件型号 制造商 器件型号 制造商器件型号 Pulse Electronics HX1198FNL HX1188NL HX1188FNL Pulse Electronics HX1198FNL Pulse ElectronicsHX1198FNL HX1188NL HX1188NL HX1188FNL HX1188FNL 磁隔离要求 参数 测试条件 典型值 单位 匝数比 ±2% 容差 1:1 - 插入损耗 1-100 MHz -1 dB 回波损耗 1-30 MHz -16 dB 30-60 MHz -12 dB 60-80 MHz -10 dB 差分至共模抑制比 1-50 MHz -30 dB 50-150 MHz -20 dB 串扰 30MHz -35 dB 60MHz -30 dB 隔离 HPOT 1500 Vrms 磁隔离要求 参数 测试条件 典型值 单位 匝数比 ±2% 容差 1:1 - 插入损耗 1-100 MHz -1 dB 回波损耗 1-30 MHz -16 dB 30-60 MHz -12 dB 60-80 MHz -10 dB 差分至共模抑制比 1-50 MHz -30 dB 50-150 MHz -20 dB 串扰 30MHz -35 dB 60MHz -30 dB 隔离 HPOT 1500 Vrms 参数 测试条件 典型值 单位 参数 测试条件 典型值 单位 参数测试条件典型值单位 匝数比 ±2% 容差 1:1 - 插入损耗 1-100 MHz -1 dB 回波损耗 1-30 MHz -16 dB 30-60 MHz -12 dB 60-80 MHz -10 dB 差分至共模抑制比 1-50 MHz -30 dB 50-150 MHz -20 dB 串扰 30MHz -35 dB 60MHz -30 dB 隔离 HPOT 1500 Vrms 匝数比 ±2% 容差 1:1 - 匝数比±2% 容差1:1- 插入损耗 1-100 MHz -1 dB 插入损耗1-100 MHz-1dB 回波损耗 1-30 MHz -16 dB 回波损耗1-30 MHz-16dB 30-60 MHz -12 dB 30-60 MHz-12dB 60-80 MHz -10 dB 60-80 MHz-10dB 差分至共模抑制比 1-50 MHz -30 dB 差分至共模抑制比1-50 MHz-30dB 50-150 MHz -20 dB 50-150 MHz-20dB 串扰 30MHz -35 dB 串扰30MHz-35dB 60MHz -30 dB 60MHz-30dB 隔离 HPOT 1500 Vrms 隔离HPOT1500Vrms如果无法满足这些确切要求，可以提供以下容差： 匝比 理想情况下为 2%，但 3% 也可以接受。 电感 首选高电感。通常看到的数字约为 350μH。 插入损耗 与数据表中规定的每个范围的指定值相比，该值应尽可能接近 0dB。如果规格给出 -1dB 的典型值，建议找到具有 -1dB、-0.9dB、…的元件。 回波损耗 不高于数据表中指定的幅度。如果规格给出 -1dB 的典型值，建议找到具有 -16dB、-17dB、…的元件。 匝比 理想情况下为 2%，但 3% 也可以接受。 匝比 理想情况下为 2%，但 3% 也可以接受。 理想情况下为 2%，但 3% 也可以接受。 理想情况下为 2%，但 3% 也可以接受。 电感 首选高电感。通常看到的数字约为 350μH。 电感 首选高电感。通常看到的数字约为 350μH。 首选高电感。通常看到的数字约为 350μH。 首选高电感。通常看到的数字约为 350μH。 插入损耗 与数据表中规定的每个范围的指定值相比，该值应尽可能接近 0dB。如果规格给出 -1dB 的典型值，建议找到具有 -1dB、-0.9dB、…的元件。 插入损耗 与数据表中规定的每个范围的指定值相比，该值应尽可能接近 0dB。如果规格给出 -1dB 的典型值，建议找到具有 -1dB、-0.9dB、…的元件。 与数据表中规定的每个范围的指定值相比，该值应尽可能接近 0dB。如果规格给出 -1dB 的典型值，建议找到具有 -1dB、-0.9dB、…的元件。 与数据表中规定的每个范围的指定值相比，该值应尽可能接近 0dB。如果规格给出 -1dB 的典型值，建议找到具有 -1dB、-0.9dB、…的元件。 回波损耗 不高于数据表中指定的幅度。如果规格给出 -1dB 的典型值，建议找到具有 -16dB、-17dB、…的元件。 回波损耗 不高于数据表中指定的幅度。如果规格给出 -1dB 的典型值，建议找到具有 -16dB、-17dB、…的元件。 不高于数据表中指定的幅度。如果规格给出 -1dB 的典型值，建议找到具有 -16dB、-17dB、…的元件。 不高于数据表中指定的幅度。如果规格给出 -1dB 的典型值，建议找到具有 -16dB、-17dB、…的元件。 晶体 以下指南是兼容晶体的主要参考规格： 25MHz 晶体规格 参数 测试条件 最小值 典型值 最大值 单位 频率 25 MHz 频率容限 工作温度 -100 100 ppm 负载电容 15 40 pF ESR 50 Ω 25MHz 振荡器规格 参数 测试条件 最小值 典型值 最大值 单位 频率 25 MHz 频率容限 工作温度 ±50 ppm 频率稳定性 1 年老化 ±50 ppm 上升/下降时间 20% - 80% 5 ns Symmetry 占空比 40% 60% 抖动 RMS 集成频带：12 kHz 至 5 MHz 11 ps 晶体以下指南是兼容晶体的主要参考规格： 25MHz 晶体规格 参数 测试条件 最小值 典型值 最大值 单位 频率 25 MHz 频率容限 工作温度 -100 100 ppm 负载电容 15 40 pF ESR 50 Ω 25MHz 晶体规格 参数 测试条件 最小值 典型值 最大值 单位 频率 25 MHz 频率容限 工作温度 -100 100 ppm 负载电容 15 40 pF ESR 50 Ω 25MHz 晶体规格 参数 测试条件 最小值 典型值 最大值 单位 频率 25 MHz 频率容限 工作温度 -100 100 ppm 负载电容 15 40 pF ESR 50 Ω 参数 测试条件 最小值 典型值 最大值 单位 参数 测试条件 最小值 典型值 最大值 单位 参数测试条件最小值典型值最大值单位 频率 25 MHz 频率容限 工作温度 -100 100 ppm 负载电容 15 40 pF ESR 50 Ω 频率 25 MHz 频率25MHz 频率容限 工作温度 -100 100 ppm 频率容限工作温度-100100ppm 负载电容 15 40 pF 负载电容1540pF ESR 50 Ω ESR50Ω 25MHz 振荡器规格 参数 测试条件 最小值 典型值 最大值 单位 频率 25 MHz 频率容限 工作温度 ±50 ppm 频率稳定性 1 年老化 ±50 ppm 上升/下降时间 20% - 80% 5 ns Symmetry 占空比 40% 60% 抖动 RMS 集成频带：12 kHz 至 5 MHz 11 ps 25MHz 振荡器规格 参数 测试条件 最小值 典型值 最大值 单位 频率 25 MHz 频率容限 工作温度 ±50 ppm 频率稳定性 1 年老化 ±50 ppm 上升/下降时间 20% - 80% 5 ns Symmetry 占空比 40% 60% 抖动 RMS 集成频带：12 kHz 至 5 MHz 11 ps 参数 测试条件 最小值 典型值 最大值 单位 参数 测试条件 最小值 典型值 最大值 单位 参数测试条件最小值典型值最大值单位 频率 25 MHz 频率容限 工作温度 ±50 ppm 频率稳定性 1 年老化 ±50 ppm 上升/下降时间 20% - 80% 5 ns Symmetry 占空比 40% 60% 抖动 RMS 集成频带：12 kHz 至 5 MHz 11 ps 频率 25 MHz 频率25MHz 频率容限 工作温度 ±50 ppm 频率容限工作温度±50ppm 频率稳定性 1 年老化 ±50 ppm 频率稳定性1 年老化±50ppm 上升/下降时间 20% - 80% 5 ns 上升/下降时间20% - 80%5ns Symmetry 占空比 40% 60% Symmetry占空比40%60% 抖动 RMS 集成频带：12 kHz 至 5 MHz 11 ps 抖动 RMS集成频带：12 kHz 至 5 MHz11ps 外设引脚检查 以下部分详细介绍了 PHY 运行期间各种外设输出引脚的预期值 - 测量并比较标注的引脚输出以验证 PHY 运行。 电源 电源是第一个要检查的关键项。为器件加电，并在尽可能靠近引脚的位置对电源执行直流测量。确认每个测量值均在数据表的建议运行条件 部分中定义的限值范围内。 电源去耦建议 探测 XI 时钟 验证频率和信号完整性。为了实现链路完整性，MII 和 RMII 主模式下的时钟必须为 25MHz ±50ppm，RMII 从模式下的时钟必须为 50MHz ±50ppm。 如果使用晶体作为时钟源，则探测 CLK_OUT 信号。探测晶体可以改变容性负载，从而改变工作频率。CLK_OUT 上的默认信号是 XI 基准的缓冲版本，将提供代表性测量。 探测 RESET_N 信号 复位引脚为低电平有效。务必确认控制器未将 RESET_N 信号驱动为低电平。否则，器件将保持复位状态，并且不会响应。 在初始化期间探测 Strap 配置引脚 A 在 #GUID-06EEEDA1-8A29-4BE2-A53E-9C0B16FBED0A 中添加了在 strap 配置状态寄存器中确认 strap 配置值的建议 yes 在某些情况下，电路板上的其他器件（例如，MAC）将意外地拉动或驱动这些引脚。可以从寄存器中读取 strap 配置值。这些值可在寄存器 0x006E (STRAP_STS1) 和寄存器 0x006F (STRAP_STS2) 中找到。如果您仍然不确定 PHY 的 Strap 配置，请确认这些信号位于数据表编程 部分表 9-6 中所述的目标电压范围内。可在上电期间以及上电后 RESET_N 信号有效时进行测量。 探测串行管理接口信号（MDC、MDIO） 未驱动时，MDIO 应上拉至 I/O 电源。探测 MDIO 以确认默认电压。 尝试读取寄存器。使用数据表验证 MDIO 数据序列，确保 MDIO 读取访问时序正确。 探测 MDI 信号 在默认配置中，将启用自动协商和自动 MDIX。链路脉冲应在通道发送和接收差分对（TD_P、TD_M）上可见。 具有 100 欧姆终端的短以太网电缆可用于测量 MDI 信号。端接电缆如 所示。 展示了使用端接电缆进行测量的连接图。 用于 MDI 信号测量的 100Ω 端接电缆 100M 端接电缆的连接图 自动协商链路脉冲的标称宽度为 100ns。脉冲间隔为 62µs 或 125µs，并以突发方式传输。突发的标称持续时间为 2ms，每 16ms 发生一次。 显示了链路脉冲。 DP83826 链路脉冲 外设引脚检查 以下部分详细介绍了 PHY 运行期间各种外设输出引脚的预期值 - 测量并比较标注的引脚输出以验证 PHY 运行。 以下部分详细介绍了 PHY 运行期间各种外设输出引脚的预期值 - 测量并比较标注的引脚输出以验证 PHY 运行。 以下部分详细介绍了 PHY 运行期间各种外设输出引脚的预期值 - 测量并比较标注的引脚输出以验证 PHY 运行。 电源 电源是第一个要检查的关键项。为器件加电，并在尽可能靠近引脚的位置对电源执行直流测量。确认每个测量值均在数据表的建议运行条件 部分中定义的限值范围内。 电源去耦建议 电源 电源是第一个要检查的关键项。为器件加电，并在尽可能靠近引脚的位置对电源执行直流测量。确认每个测量值均在数据表的建议运行条件 部分中定义的限值范围内。 电源去耦建议 电源是第一个要检查的关键项。为器件加电，并在尽可能靠近引脚的位置对电源执行直流测量。确认每个测量值均在数据表的建议运行条件 部分中定义的限值范围内。 电源去耦建议 电源是第一个要检查的关键项。为器件加电，并在尽可能靠近引脚的位置对电源执行直流测量。确认每个测量值均在数据表的建议运行条件 部分中定义的限值范围内。建议运行条件 电源去耦建议 电源去耦建议 电源去耦建议 探测 XI 时钟 验证频率和信号完整性。为了实现链路完整性，MII 和 RMII 主模式下的时钟必须为 25MHz ±50ppm，RMII 从模式下的时钟必须为 50MHz ±50ppm。 如果使用晶体作为时钟源，则探测 CLK_OUT 信号。探测晶体可以改变容性负载，从而改变工作频率。CLK_OUT 上的默认信号是 XI 基准的缓冲版本，将提供代表性测量。 探测 XI 时钟 验证频率和信号完整性。为了实现链路完整性，MII 和 RMII 主模式下的时钟必须为 25MHz ±50ppm，RMII 从模式下的时钟必须为 50MHz ±50ppm。 如果使用晶体作为时钟源，则探测 CLK_OUT 信号。探测晶体可以改变容性负载，从而改变工作频率。CLK_OUT 上的默认信号是 XI 基准的缓冲版本，将提供代表性测量。 验证频率和信号完整性。为了实现链路完整性，MII 和 RMII 主模式下的时钟必须为 25MHz ±50ppm，RMII 从模式下的时钟必须为 50MHz ±50ppm。 如果使用晶体作为时钟源，则探测 CLK_OUT 信号。探测晶体可以改变容性负载，从而改变工作频率。CLK_OUT 上的默认信号是 XI 基准的缓冲版本，将提供代表性测量。 验证频率和信号完整性。为了实现链路完整性，MII 和 RMII 主模式下的时钟必须为 25MHz ±50ppm，RMII 从模式下的时钟必须为 50MHz ±50ppm。如果使用晶体作为时钟源，则探测 CLK_OUT 信号。探测晶体可以改变容性负载，从而改变工作频率。CLK_OUT 上的默认信号是 XI 基准的缓冲版本，将提供代表性测量。 探测 RESET_N 信号 复位引脚为低电平有效。务必确认控制器未将 RESET_N 信号驱动为低电平。否则，器件将保持复位状态，并且不会响应。 探测 RESET_N 信号 复位引脚为低电平有效。务必确认控制器未将 RESET_N 信号驱动为低电平。否则，器件将保持复位状态，并且不会响应。 复位引脚为低电平有效。务必确认控制器未将 RESET_N 信号驱动为低电平。否则，器件将保持复位状态，并且不会响应。 复位引脚为低电平有效。务必确认控制器未将 RESET_N 信号驱动为低电平。否则，器件将保持复位状态，并且不会响应。 在初始化期间探测 Strap 配置引脚 A 在 #GUID-06EEEDA1-8A29-4BE2-A53E-9C0B16FBED0A 中添加了在 strap 配置状态寄存器中确认 strap 配置值的建议 yes 在某些情况下，电路板上的其他器件（例如，MAC）将意外地拉动或驱动这些引脚。可以从寄存器中读取 strap 配置值。这些值可在寄存器 0x006E (STRAP_STS1) 和寄存器 0x006F (STRAP_STS2) 中找到。如果您仍然不确定 PHY 的 Strap 配置，请确认这些信号位于数据表编程 部分表 9-6 中所述的目标电压范围内。可在上电期间以及上电后 RESET_N 信号有效时进行测量。 在初始化期间探测 Strap 配置引脚 A 在 #GUID-06EEEDA1-8A29-4BE2-A53E-9C0B16FBED0A 中添加了在 strap 配置状态寄存器中确认 strap 配置值的建议 yes A 在 #GUID-06EEEDA1-8A29-4BE2-A53E-9C0B16FBED0A 中添加了在 strap 配置状态寄存器中确认 strap 配置值的建议 yes A 在 #GUID-06EEEDA1-8A29-4BE2-A53E-9C0B16FBED0A 中添加了在 strap 配置状态寄存器中确认 strap 配置值的建议 yes A在 #GUID-06EEEDA1-8A29-4BE2-A53E-9C0B16FBED0A 中添加了在 strap 配置状态寄存器中确认 strap 配置值的建议 #GUID-06EEEDA1-8A29-4BE2-A53E-9C0B16FBED0A #GUID-06EEEDA1-8A29-4BE2-A53E-9C0B16FBED0Ayes 在某些情况下，电路板上的其他器件（例如，MAC）将意外地拉动或驱动这些引脚。可以从寄存器中读取 strap 配置值。这些值可在寄存器 0x006E (STRAP_STS1) 和寄存器 0x006F (STRAP_STS2) 中找到。如果您仍然不确定 PHY 的 Strap 配置，请确认这些信号位于数据表编程 部分表 9-6 中所述的目标电压范围内。可在上电期间以及上电后 RESET_N 信号有效时进行测量。 在某些情况下，电路板上的其他器件（例如，MAC）将意外地拉动或驱动这些引脚。可以从寄存器中读取 strap 配置值。这些值可在寄存器 0x006E (STRAP_STS1) 和寄存器 0x006F (STRAP_STS2) 中找到。如果您仍然不确定 PHY 的 Strap 配置，请确认这些信号位于数据表编程 部分表 9-6 中所述的目标电压范围内。可在上电期间以及上电后 RESET_N 信号有效时进行测量。 在某些情况下，电路板上的其他器件（例如，MAC）将意外地拉动或驱动这些引脚。可以从寄存器中读取 strap 配置值。这些值可在寄存器 0x006E (STRAP_STS1) 和寄存器 0x006F (STRAP_STS2) 中找到。如果您仍然不确定 PHY 的 Strap 配置，请确认这些信号位于数据表编程 部分表 9-6 中所述的目标电压范围内。可在上电期间以及上电后 RESET_N 信号有效时进行测量。编程 探测串行管理接口信号（MDC、MDIO） 未驱动时，MDIO 应上拉至 I/O 电源。探测 MDIO 以确认默认电压。 尝试读取寄存器。使用数据表验证 MDIO 数据序列，确保 MDIO 读取访问时序正确。 探测串行管理接口信号（MDC、MDIO） 未驱动时，MDIO 应上拉至 I/O 电源。探测 MDIO 以确认默认电压。 尝试读取寄存器。使用数据表验证 MDIO 数据序列，确保 MDIO 读取访问时序正确。 未驱动时，MDIO 应上拉至 I/O 电源。探测 MDIO 以确认默认电压。 尝试读取寄存器。使用数据表验证 MDIO 数据序列，确保 MDIO 读取访问时序正确。 未驱动时，MDIO 应上拉至 I/O 电源。探测 MDIO 以确认默认电压。尝试读取寄存器。使用数据表验证 MDIO 数据序列，确保 MDIO 读取访问时序正确。 探测 MDI 信号 在默认配置中，将启用自动协商和自动 MDIX。链路脉冲应在通道发送和接收差分对（TD_P、TD_M）上可见。 具有 100 欧姆终端的短以太网电缆可用于测量 MDI 信号。端接电缆如 所示。 展示了使用端接电缆进行测量的连接图。 用于 MDI 信号测量的 100Ω 端接电缆 100M 端接电缆的连接图 自动协商链路脉冲的标称宽度为 100ns。脉冲间隔为 62µs 或 125µs，并以突发方式传输。突发的标称持续时间为 2ms，每 16ms 发生一次。 显示了链路脉冲。 DP83826 链路脉冲 探测 MDI 信号 在默认配置中，将启用自动协商和自动 MDIX。链路脉冲应在通道发送和接收差分对（TD_P、TD_M）上可见。 具有 100 欧姆终端的短以太网电缆可用于测量 MDI 信号。端接电缆如 所示。 展示了使用端接电缆进行测量的连接图。 用于 MDI 信号测量的 100Ω 端接电缆 100M 端接电缆的连接图 自动协商链路脉冲的标称宽度为 100ns。脉冲间隔为 62µs 或 125µs，并以突发方式传输。突发的标称持续时间为 2ms，每 16ms 发生一次。 显示了链路脉冲。 DP83826 链路脉冲 在默认配置中，将启用自动协商和自动 MDIX。链路脉冲应在通道发送和接收差分对（TD_P、TD_M）上可见。 具有 100 欧姆终端的短以太网电缆可用于测量 MDI 信号。端接电缆如 所示。 展示了使用端接电缆进行测量的连接图。 用于 MDI 信号测量的 100Ω 端接电缆 100M 端接电缆的连接图 自动协商链路脉冲的标称宽度为 100ns。脉冲间隔为 62µs 或 125µs，并以突发方式传输。突发的标称持续时间为 2ms，每 16ms 发生一次。 显示了链路脉冲。 DP83826 链路脉冲 在默认配置中，将启用自动协商和自动 MDIX。链路脉冲应在通道发送和接收差分对（TD_P、TD_M）上可见。具有 100 欧姆终端的短以太网电缆可用于测量 MDI 信号。端接电缆如 所示。 展示了使用端接电缆进行测量的连接图。 用于 MDI 信号测量的 100Ω 端接电缆 用于 MDI 信号测量的 100Ω 端接电缆 100M 端接电缆的连接图 100M 端接电缆的连接图自动协商链路脉冲的标称宽度为 100ns。脉冲间隔为 62µs 或 125µs，并以突发方式传输。突发的标称持续时间为 2ms，每 16ms 发生一次。 显示了链路脉冲。 DP83826 链路脉冲 DP83826 链路脉冲 链路质量检查 建立有效链路后，确认密钥状态寄存器值并直观验证链路 LED 是否亮起，下一个数据传输调试步骤是检查 MAC 接口。 链路问题可能有以下几种原因： 链路伙伴传输问题 电缆长度和质量 25MHz 参考时钟的时钟质量 MDI 信号质量 可以进行 IEEE 合规性测量以验证信令。有关这些测量的详细信息，请参阅应用手册 DP83826 以太网合规性测试 (SNLA239)。 PHY 通电并连接到链路伙伴后，可以读取以下寄存器以确定链路的运行状况： 链路质量 MSE 寄存器 通道 寄存器地址 A 0x225 对于给定的通道，读取寄存器值以确定 MSE（均方误差），转换为十进制，并参考下表来确定链路质量： MSE 链路质量范围 链路质量 MSE 范围 非常好 < 522 好 522-827 差 > 827 链路质量检查 建立有效链路后，确认密钥状态寄存器值并直观验证链路 LED 是否亮起，下一个数据传输调试步骤是检查 MAC 接口。 链路问题可能有以下几种原因： 链路伙伴传输问题 电缆长度和质量 25MHz 参考时钟的时钟质量 MDI 信号质量 可以进行 IEEE 合规性测量以验证信令。有关这些测量的详细信息，请参阅应用手册 DP83826 以太网合规性测试 (SNLA239)。 PHY 通电并连接到链路伙伴后，可以读取以下寄存器以确定链路的运行状况： 链路质量 MSE 寄存器 通道 寄存器地址 A 0x225 对于给定的通道，读取寄存器值以确定 MSE（均方误差），转换为十进制，并参考下表来确定链路质量： MSE 链路质量范围 链路质量 MSE 范围 非常好 < 522 好 522-827 差 > 827 建立有效链路后，确认密钥状态寄存器值并直观验证链路 LED 是否亮起，下一个数据传输调试步骤是检查 MAC 接口。 链路问题可能有以下几种原因： 链路伙伴传输问题 电缆长度和质量 25MHz 参考时钟的时钟质量 MDI 信号质量 可以进行 IEEE 合规性测量以验证信令。有关这些测量的详细信息，请参阅应用手册 DP83826 以太网合规性测试 (SNLA239)。 PHY 通电并连接到链路伙伴后，可以读取以下寄存器以确定链路的运行状况： 链路质量 MSE 寄存器 通道 寄存器地址 A 0x225 对于给定的通道，读取寄存器值以确定 MSE（均方误差），转换为十进制，并参考下表来确定链路质量： MSE 链路质量范围 链路质量 MSE 范围 非常好 < 522 好 522-827 差 > 827 建立有效链路后，确认密钥状态寄存器值并直观验证链路 LED 是否亮起，下一个数据传输调试步骤是检查 MAC 接口。链路问题可能有以下几种原因： 链路伙伴传输问题 电缆长度和质量 25MHz 参考时钟的时钟质量 MDI 信号质量 链路伙伴传输问题电缆长度和质量25MHz 参考时钟的时钟质量MDI 信号质量可以进行 IEEE 合规性测量以验证信令。有关这些测量的详细信息，请参阅应用手册 DP83826 以太网合规性测试 (SNLA239)。DP83826 以太网合规性测试SNLA239PHY 通电并连接到链路伙伴后，可以读取以下寄存器以确定链路的运行状况： 链路质量 MSE 寄存器 通道 寄存器地址 A 0x225 链路质量 MSE 寄存器 通道 寄存器地址 A 0x225 链路质量 MSE 寄存器 通道 寄存器地址 A 0x225 通道 寄存器地址 通道 寄存器地址 通道寄存器地址 A 0x225 A 0x225 A0x225对于给定的通道，读取寄存器值以确定 MSE（均方误差），转换为十进制，并参考下表来确定链路质量： MSE 链路质量范围 链路质量 MSE 范围 非常好 < 522 好 522-827 差 > 827 MSE 链路质量范围 链路质量 MSE 范围 非常好 < 522 好 522-827 差 > 827 MSE 链路质量范围 链路质量 MSE 范围 非常好 < 522 好 522-827 差 > 827 链路质量 MSE 范围 链路质量 MSE 范围 链路质量MSE 范围 非常好 < 522 好 522-827 差 > 827 非常好 < 522 非常好< 522 好 522-827 好522-827 差 > 827 差> 827 具有各种环回模式的内置自检 提供了多个环回选项，可用于测试和验证 PHY 中的各种功能块。启用环回模式后，可以对数字和模拟数据路径进行电路内测试。通常，DP83826 可配置为任何一种近端环回模式，也可配置为远端（反向）环回模式。MII 环回是使用 BMCR（寄存器地址 0x0000）进行配置的。所有其他环回模式均通过 BISCR（寄存器地址 0x0016）启用。除非另有说明，否则所有速度 (10/100) 和所有 MAC 接口都支持环回模式。 该器件包含内部 PRBS 内置自检 (BIST) 电路，可适应电路内测试或诊断。BIST 电路可用于测试发送和接收数据路径的完整性。BIST 可使用各种环回模式来执行，以便隔离数据路径特定部分的任何问题。BIST 会生成包含可变内容和 IPG 的封包化数据。下图说明了每个环回模式可用于验证的各种数据路径： 方框图、环回模式 方框图、反向环回模式 模拟环回通常用于验证 PHY 的完整内部数据路径，而反向环回则用于与链路伙伴一起验证沿 MDI 的数据路径。 通过 MAC 发送和接收数据包： 如果可以使用 MAC 生成和检查数据包，并且 PHY 有一个具有反向环回功能的工作链路伙伴，请按如下方式验证完整数据路径： 为 PHY 供电并将其连接到 MAC 和一个正常工作的链路伙伴。 在链路伙伴上启用反向环回（对于 DP83826 链路伙伴，将 0x16 写入 0010）。 将测试数据包从 MAC 发送到 PHY。 验证 MAC 是否接收相同的测试数据包。 如果 MAC 接收到相同的测试数据包而未出现问题，则通过 MAC → PHY → MDI 的完整数据路径是有效的。如果此测试未通过，则执行模拟环回以隔离数据路径上的问题： 为 PHY 供电并将其连接到 MAC。 在 PHY 上启用模拟环回（将 0x16 写入 0008）。 将测试数据包从 MAC 发送到 PHY。 验证 MAC 是否接收相同的测试数据包。 如果 MAC 接收到相同的测试数据包，则通过 MAC → PHY 的数据路径有效，并且问题已与 MDI 数据路径隔离。如果此测试未通过，则问题可能出在 MAC 接口或内部数据路径上。要验证 MAC 接口，请参阅调试 MAC 接口。要验证内部数据路径，请使用以下脚本执行带有模拟环回的 PRBS。 通过 BIST 发送和接收数据包： 如果无法通过 MAC 生成和检查数据包，请使用 PRBS 数据包生成和检查功能来验证数据路径。使用 PRBS 和正常工作的链路伙伴执行反向环回，如下所示： 为 PHY 供电并将其连接到链路伙伴。 在 PHY 上启用 PRBS 数据包生成（将 0x16 写入 5000）。 在链路伙伴上启用反向环回（对于 DP83826 链路伙伴，将 0x16 写入 0020）。 等待至少一秒钟，然后检查 PHY 上的 PRBS 锁定状态（读取寄存器 0x17[11:10]）。 如果寄存器 0x17[11] 为高电平，则通过 PHY → MDI 的数据路径有效。如果此测试未通过，则问题可能出在 PHY 的内部数据路径或 MDI 上。要验证内部数据路径，请使用以下脚本执行带有模拟环回的 PRBS。如果内部数据路径有效，则问题将与 MDI 隔离（假设链路伙伴正常工作）。 下面是寄存器读取和写入的示例序列，用于以 100Mbps 速率执行带有模拟环回的 BIST： // Analog Loopback begin 001F 8000 //Hard Reset 0000 2100 //Disables Auto-Neg, Selects 100 Mbps 0016 0108 //Select Analog Loopback 030B 3380 //This helps PRBS LOCK 001F 4000 //Soft Reset 0010 // LSB '5' expected. 0016 3108 //Enables PRBS Checker Config & Packet Generation Enable //After you write '3108' the register should Read 3b04.(Bit 11 & 9 go high) 001B 807D //Lock Error Counter's Value 001B end //DP83826 Digital Loopback 100Mbps PRBS Packet Generator begin 001F 8000 //Hard Reset 0000 2100 //Disable Auto Negotiation and Chooses 100 Mbps 0016 0104 //Enable Digital Loopback 0122 2000 0123 2000 0130 47FF 001F 4000 //Soft Reset0010 //Bit 0 = '1' confirms Link (No Link expected for 10 Mbps) //Bit 1 = '0' confirms 100 Mbps Speed 0016 3104 //Enables PRBS Checker Config & Packet Generation Enable //After you write '3104' the register should Read 3b04.(Bit 11 & 9 go high) 001B 807D //Lock Error Counter's Value 001B end 具有各种环回模式的内置自检 提供了多个环回选项，可用于测试和验证 PHY 中的各种功能块。启用环回模式后，可以对数字和模拟数据路径进行电路内测试。通常，DP83826 可配置为任何一种近端环回模式，也可配置为远端（反向）环回模式。MII 环回是使用 BMCR（寄存器地址 0x0000）进行配置的。所有其他环回模式均通过 BISCR（寄存器地址 0x0016）启用。除非另有说明，否则所有速度 (10/100) 和所有 MAC 接口都支持环回模式。 该器件包含内部 PRBS 内置自检 (BIST) 电路，可适应电路内测试或诊断。BIST 电路可用于测试发送和接收数据路径的完整性。BIST 可使用各种环回模式来执行，以便隔离数据路径特定部分的任何问题。BIST 会生成包含可变内容和 IPG 的封包化数据。下图说明了每个环回模式可用于验证的各种数据路径： 方框图、环回模式 方框图、反向环回模式 模拟环回通常用于验证 PHY 的完整内部数据路径，而反向环回则用于与链路伙伴一起验证沿 MDI 的数据路径。 通过 MAC 发送和接收数据包： 如果可以使用 MAC 生成和检查数据包，并且 PHY 有一个具有反向环回功能的工作链路伙伴，请按如下方式验证完整数据路径： 为 PHY 供电并将其连接到 MAC 和一个正常工作的链路伙伴。 在链路伙伴上启用反向环回（对于 DP83826 链路伙伴，将 0x16 写入 0010）。 将测试数据包从 MAC 发送到 PHY。 验证 MAC 是否接收相同的测试数据包。 如果 MAC 接收到相同的测试数据包而未出现问题，则通过 MAC → PHY → MDI 的完整数据路径是有效的。如果此测试未通过，则执行模拟环回以隔离数据路径上的问题： 为 PHY 供电并将其连接到 MAC。 在 PHY 上启用模拟环回（将 0x16 写入 0008）。 将测试数据包从 MAC 发送到 PHY。 验证 MAC 是否接收相同的测试数据包。 如果 MAC 接收到相同的测试数据包，则通过 MAC → PHY 的数据路径有效，并且问题已与 MDI 数据路径隔离。如果此测试未通过，则问题可能出在 MAC 接口或内部数据路径上。要验证 MAC 接口，请参阅调试 MAC 接口。要验证内部数据路径，请使用以下脚本执行带有模拟环回的 PRBS。 通过 BIST 发送和接收数据包： 如果无法通过 MAC 生成和检查数据包，请使用 PRBS 数据包生成和检查功能来验证数据路径。使用 PRBS 和正常工作的链路伙伴执行反向环回，如下所示： 为 PHY 供电并将其连接到链路伙伴。 在 PHY 上启用 PRBS 数据包生成（将 0x16 写入 5000）。 在链路伙伴上启用反向环回（对于 DP83826 链路伙伴，将 0x16 写入 0020）。 等待至少一秒钟，然后检查 PHY 上的 PRBS 锁定状态（读取寄存器 0x17[11:10]）。 如果寄存器 0x17[11] 为高电平，则通过 PHY → MDI 的数据路径有效。如果此测试未通过，则问题可能出在 PHY 的内部数据路径或 MDI 上。要验证内部数据路径，请使用以下脚本执行带有模拟环回的 PRBS。如果内部数据路径有效，则问题将与 MDI 隔离（假设链路伙伴正常工作）。 下面是寄存器读取和写入的示例序列，用于以 100Mbps 速率执行带有模拟环回的 BIST： // Analog Loopback begin 001F 8000 //Hard Reset 0000 2100 //Disables Auto-Neg, Selects 100 Mbps 0016 0108 //Select Analog Loopback 030B 3380 //This helps PRBS LOCK 001F 4000 //Soft Reset 0010 // LSB '5' expected. 0016 3108 //Enables PRBS Checker Config & Packet Generation Enable //After you write '3108' the register should Read 3b04.(Bit 11 & 9 go high) 001B 807D //Lock Error Counter's Value 001B end //DP83826 Digital Loopback 100Mbps PRBS Packet Generator begin 001F 8000 //Hard Reset 0000 2100 //Disable Auto Negotiation and Chooses 100 Mbps 0016 0104 //Enable Digital Loopback 0122 2000 0123 2000 0130 47FF 001F 4000 //Soft Reset0010 //Bit 0 = '1' confirms Link (No Link expected for 10 Mbps) //Bit 1 = '0' confirms 100 Mbps Speed 0016 3104 //Enables PRBS Checker Config & Packet Generation Enable //After you write '3104' the register should Read 3b04.(Bit 11 & 9 go high) 001B 807D //Lock Error Counter's Value 001B end 提供了多个环回选项，可用于测试和验证 PHY 中的各种功能块。启用环回模式后，可以对数字和模拟数据路径进行电路内测试。通常，DP83826 可配置为任何一种近端环回模式，也可配置为远端（反向）环回模式。MII 环回是使用 BMCR（寄存器地址 0x0000）进行配置的。所有其他环回模式均通过 BISCR（寄存器地址 0x0016）启用。除非另有说明，否则所有速度 (10/100) 和所有 MAC 接口都支持环回模式。 该器件包含内部 PRBS 内置自检 (BIST) 电路，可适应电路内测试或诊断。BIST 电路可用于测试发送和接收数据路径的完整性。BIST 可使用各种环回模式来执行，以便隔离数据路径特定部分的任何问题。BIST 会生成包含可变内容和 IPG 的封包化数据。下图说明了每个环回模式可用于验证的各种数据路径： 方框图、环回模式 方框图、反向环回模式 模拟环回通常用于验证 PHY 的完整内部数据路径，而反向环回则用于与链路伙伴一起验证沿 MDI 的数据路径。 通过 MAC 发送和接收数据包： 如果可以使用 MAC 生成和检查数据包，并且 PHY 有一个具有反向环回功能的工作链路伙伴，请按如下方式验证完整数据路径： 为 PHY 供电并将其连接到 MAC 和一个正常工作的链路伙伴。 在链路伙伴上启用反向环回（对于 DP83826 链路伙伴，将 0x16 写入 0010）。 将测试数据包从 MAC 发送到 PHY。 验证 MAC 是否接收相同的测试数据包。 如果 MAC 接收到相同的测试数据包而未出现问题，则通过 MAC → PHY → MDI 的完整数据路径是有效的。如果此测试未通过，则执行模拟环回以隔离数据路径上的问题： 为 PHY 供电并将其连接到 MAC。 在 PHY 上启用模拟环回（将 0x16 写入 0008）。 将测试数据包从 MAC 发送到 PHY。 验证 MAC 是否接收相同的测试数据包。 如果 MAC 接收到相同的测试数据包，则通过 MAC → PHY 的数据路径有效，并且问题已与 MDI 数据路径隔离。如果此测试未通过，则问题可能出在 MAC 接口或内部数据路径上。要验证 MAC 接口，请参阅调试 MAC 接口。要验证内部数据路径，请使用以下脚本执行带有模拟环回的 PRBS。 通过 BIST 发送和接收数据包： 如果无法通过 MAC 生成和检查数据包，请使用 PRBS 数据包生成和检查功能来验证数据路径。使用 PRBS 和正常工作的链路伙伴执行反向环回，如下所示： 为 PHY 供电并将其连接到链路伙伴。 在 PHY 上启用 PRBS 数据包生成（将 0x16 写入 5000）。 在链路伙伴上启用反向环回（对于 DP83826 链路伙伴，将 0x16 写入 0020）。 等待至少一秒钟，然后检查 PHY 上的 PRBS 锁定状态（读取寄存器 0x17[11:10]）。 如果寄存器 0x17[11] 为高电平，则通过 PHY → MDI 的数据路径有效。如果此测试未通过，则问题可能出在 PHY 的内部数据路径或 MDI 上。要验证内部数据路径，请使用以下脚本执行带有模拟环回的 PRBS。如果内部数据路径有效，则问题将与 MDI 隔离（假设链路伙伴正常工作）。 下面是寄存器读取和写入的示例序列，用于以 100Mbps 速率执行带有模拟环回的 BIST： // Analog Loopback begin 001F 8000 //Hard Reset 0000 2100 //Disables Auto-Neg, Selects 100 Mbps 0016 0108 //Select Analog Loopback 030B 3380 //This helps PRBS LOCK 001F 4000 //Soft Reset 0010 // LSB '5' expected. 0016 3108 //Enables PRBS Checker Config & Packet Generation Enable //After you write '3108' the register should Read 3b04.(Bit 11 & 9 go high) 001B 807D //Lock Error Counter's Value 001B end //DP83826 Digital Loopback 100Mbps PRBS Packet Generator begin 001F 8000 //Hard Reset 0000 2100 //Disable Auto Negotiation and Chooses 100 Mbps 0016 0104 //Enable Digital Loopback 0122 2000 0123 2000 0130 47FF 001F 4000 //Soft Reset0010 //Bit 0 = '1' confirms Link (No Link expected for 10 Mbps) //Bit 1 = '0' confirms 100 Mbps Speed 0016 3104 //Enables PRBS Checker Config & Packet Generation Enable //After you write '3104' the register should Read 3b04.(Bit 11 & 9 go high) 001B 807D //Lock Error Counter's Value 001B end 提供了多个环回选项，可用于测试和验证 PHY 中的各种功能块。启用环回模式后，可以对数字和模拟数据路径进行电路内测试。通常，DP83826 可配置为任何一种近端环回模式，也可配置为远端（反向）环回模式。MII 环回是使用 BMCR（寄存器地址 0x0000）进行配置的。所有其他环回模式均通过 BISCR（寄存器地址 0x0016）启用。除非另有说明，否则所有速度 (10/100) 和所有 MAC 接口都支持环回模式。该器件包含内部 PRBS 内置自检 (BIST) 电路，可适应电路内测试或诊断。BIST 电路可用于测试发送和接收数据路径的完整性。BIST 可使用各种环回模式来执行，以便隔离数据路径特定部分的任何问题。BIST 会生成包含可变内容和 IPG 的封包化数据。下图说明了每个环回模式可用于验证的各种数据路径： 方框图、环回模式 方框图、环回模式 方框图、反向环回模式 方框图、反向环回模式模拟环回通常用于验证 PHY 的完整内部数据路径，而反向环回则用于与链路伙伴一起验证沿 MDI 的数据路径。 通过 MAC 发送和接收数据包： 通过 MAC 发送和接收数据包：如果可以使用 MAC 生成和检查数据包，并且 PHY 有一个具有反向环回功能的工作链路伙伴，请按如下方式验证完整数据路径： 为 PHY 供电并将其连接到 MAC 和一个正常工作的链路伙伴。 在链路伙伴上启用反向环回（对于 DP83826 链路伙伴，将 0x16 写入 0010）。 将测试数据包从 MAC 发送到 PHY。 验证 MAC 是否接收相同的测试数据包。 为 PHY 供电并将其连接到 MAC 和一个正常工作的链路伙伴。 在链路伙伴上启用反向环回（对于 DP83826 链路伙伴，将 0x16 写入 0010）。 将测试数据包从 MAC 发送到 PHY。 验证 MAC 是否接收相同的测试数据包。 为 PHY 供电并将其连接到 MAC 和一个正常工作的链路伙伴。在链路伙伴上启用反向环回（对于 DP83826 链路伙伴，将 0x16 写入 0010）。将测试数据包从 MAC 发送到 PHY。验证 MAC 是否接收相同的测试数据包。如果 MAC 接收到相同的测试数据包而未出现问题，则通过 MAC → PHY → MDI 的完整数据路径是有效的。如果此测试未通过，则执行模拟环回以隔离数据路径上的问题： 为 PHY 供电并将其连接到 MAC。 在 PHY 上启用模拟环回（将 0x16 写入 0008）。 将测试数据包从 MAC 发送到 PHY。 验证 MAC 是否接收相同的测试数据包。 为 PHY 供电并将其连接到 MAC。 在 PHY 上启用模拟环回（将 0x16 写入 0008）。 将测试数据包从 MAC 发送到 PHY。 验证 MAC 是否接收相同的测试数据包。 为 PHY 供电并将其连接到 MAC。在 PHY 上启用模拟环回（将 0x16 写入 0008）。将测试数据包从 MAC 发送到 PHY。验证 MAC 是否接收相同的测试数据包。如果 MAC 接收到相同的测试数据包，则通过 MAC → PHY 的数据路径有效，并且问题已与 MDI 数据路径隔离。如果此测试未通过，则问题可能出在 MAC 接口或内部数据路径上。要验证 MAC 接口，请参阅调试 MAC 接口。要验证内部数据路径，请使用以下脚本执行带有模拟环回的 PRBS。 通过 BIST 发送和接收数据包： 通过 BIST 发送和接收数据包：如果无法通过 MAC 生成和检查数据包，请使用 PRBS 数据包生成和检查功能来验证数据路径。使用 PRBS 和正常工作的链路伙伴执行反向环回，如下所示： 为 PHY 供电并将其连接到链路伙伴。 在 PHY 上启用 PRBS 数据包生成（将 0x16 写入 5000）。 在链路伙伴上启用反向环回（对于 DP83826 链路伙伴，将 0x16 写入 0020）。 等待至少一秒钟，然后检查 PHY 上的 PRBS 锁定状态（读取寄存器 0x17[11:10]）。 为 PHY 供电并将其连接到链路伙伴。 在 PHY 上启用 PRBS 数据包生成（将 0x16 写入 5000）。 在链路伙伴上启用反向环回（对于 DP83826 链路伙伴，将 0x16 写入 0020）。 等待至少一秒钟，然后检查 PHY 上的 PRBS 锁定状态（读取寄存器 0x17[11:10]）。 为 PHY 供电并将其连接到链路伙伴。在 PHY 上启用 PRBS 数据包生成（将 0x16 写入 5000）。在链路伙伴上启用反向环回（对于 DP83826 链路伙伴，将 0x16 写入 0020）。等待至少一秒钟，然后检查 PHY 上的 PRBS 锁定状态（读取寄存器 0x17[11:10]）。如果寄存器 0x17[11] 为高电平，则通过 PHY → MDI 的数据路径有效。如果此测试未通过，则问题可能出在 PHY 的内部数据路径或 MDI 上。要验证内部数据路径，请使用以下脚本执行带有模拟环回的 PRBS。如果内部数据路径有效，则问题将与 MDI 隔离（假设链路伙伴正常工作）。下面是寄存器读取和写入的示例序列，用于以 100Mbps 速率执行带有模拟环回的 BIST：// Analog Loopback begin 001F 8000 //Hard Reset 0000 2100 //Disables Auto-Neg, Selects 100 Mbps 0016 0108 //Select Analog Loopback 030B 3380 //This helps PRBS LOCK 001F 4000 //Soft Reset 0010 // LSB '5' expected. 0016 3108 //Enables PRBS Checker Config & Packet Generation Enable //After you write '3108' the register should Read 3b04.(Bit 11 & 9 go high) 001B 807D //Lock Error Counter's Value 001B end//DP83826 Digital Loopback 100Mbps PRBS Packet Generator begin 001F 8000 //Hard Reset 0000 2100 //Disable Auto Negotiation and Chooses 100 Mbps 0016 0104 //Enable Digital Loopback 0122 2000 0123 2000 0130 47FF 001F 4000 //Soft Reset0010 //Bit 0 = '1' confirms Link (No Link expected for 10 Mbps) //Bit 1 = '0' confirms 100 Mbps Speed 0016 3104 //Enables PRBS Checker Config & Packet Generation Enable //After you write '3104' the register should Read 3b04.(Bit 11 & 9 go high) 001B 807D //Lock Error Counter's Value 001B end 调试 MAC 接口 MII 链路 媒体独立接口 (MII) 是一个同步 4 位宽半字节数据接口，用于将 PHY 连接到 MAC。MII 完全符合 IEEE 802.3-2002 第 22 条。 硬件配置 Strap 8 RX_D2 =“0”时，默认情况下在 PHY 中设置 MII。寄存器 0x0467、位 8 可确认 strap 8（高电平或低电平）的状态，寄存器 0x0468、位 4 可确认 PHY 的 MAC 模式（MII =“0”| RMII =“1”）。 MII 信号具体汇总如下： MII 信号 功能 引脚 数据信号 TX_D[3:0] RX_D[3:0] 发送和接收信号 TX_EN RX_DV 线路状态信号 CRS COL 误差信号 RX_ER MII 信令 参考下面的波形来验证 100BASE-Tx MII 模式下的预期 MAC 数据和时钟信号。该表显示了从数据表获取的显示在波形中的规格。 100M MII 接收时序 参数 测试条件 最小值 典型值 最大值 单位 T1 RX_CLK 高电平/低电平时间 16 20 24 ns T2 RX_D[3:0]，从 RX_CLK 上升的 RX_ER、RX_DV 延迟 10 30 ns RX_CLK 高电平时间 从 RX_CLK 上升的 RX_D1 延迟 RMII 链路 RMII 规范 v1.2 中指定的简化媒体独立接口为第 22 条中指定的 IEEE 802.3 MII 提供了更少的引脚数替代方案。从架构上讲，RMII 规范在 MII 的任一侧提供了一个额外的调节层，但在没有 MII 的情况下可实现。DP83826 提供两种类型的 RMII 操作：RMII 主器件和 RMII 从器件。 在 RMII 主工作模式下，DP83826 由连接到 XI 引脚的 25MHz CMOS 电平振荡器或连接在 XI 和 XO 引脚上的 25MHz 晶体供电。从 DP83826 引用的 50MHz 输出时钟可连接到 MAC。 在 RMII 从工作模式下，DP83826 由连接到 XI 引脚的 50MHz CMOS 电平振荡器供电，并且与 MAC 共用同一个时钟。此外，PHY 还可通过主机 MAC 提供的 50MHz 时钟运行。 RMII 规范具有以下特性： 支持 100BASE-TX 和 10BASE-Te 从 MAC 到 PHY（或来自外部源）的单个时钟基准 提供独立的 2 位宽发送和接收数据路径 使用与 MII 接口相同的 CMOS 信号电平 可通过上拉硬件配置 Strap 8 RX_D2 =“1”来设置 RMII。寄存器 0x0467、位 8 可确认 Strap 8（高电平或低电平）的状态，寄存器 0x0468 可确认 PHY 的 MAC 模式（MII =“0”| RMII =“1”）。 在此模式下，使用内部 50MHz 参考时钟为发送和接收路径，每个时钟周期的数据传输为 2 位。RMII 信号具体汇总如下： RMII 信号 功能 引脚 接收数据线 TX_D[1:0] 传输数据线 RX_D[1:0] 接收控制信号 TX_EN 发送控制信号 CRS_DV RMII 从信令 RMII 主信令 TX_D[1:0] 上的数据以 RMII 主模式和从模式下的 50MHz 时钟为基准锁存在 PHY 上。RX_D[1:0] 上的数据以 50MHz 时钟为基准提供。此外，CRX_DV 可被配置为 RX_DV 信号。它可以通过一种更简单的方法恢复接收数据，而无需将 RX_DV 与 CRS_DV 指示分开。 调试 MAC 接口 MII 链路 媒体独立接口 (MII) 是一个同步 4 位宽半字节数据接口，用于将 PHY 连接到 MAC。MII 完全符合 IEEE 802.3-2002 第 22 条。 硬件配置 Strap 8 RX_D2 =“0”时，默认情况下在 PHY 中设置 MII。寄存器 0x0467、位 8 可确认 strap 8（高电平或低电平）的状态，寄存器 0x0468、位 4 可确认 PHY 的 MAC 模式（MII =“0”| RMII =“1”）。 MII 信号具体汇总如下： MII 信号 功能 引脚 数据信号 TX_D[3:0] RX_D[3:0] 发送和接收信号 TX_EN RX_DV 线路状态信号 CRS COL 误差信号 RX_ER MII 信令 参考下面的波形来验证 100BASE-Tx MII 模式下的预期 MAC 数据和时钟信号。该表显示了从数据表获取的显示在波形中的规格。 100M MII 接收时序 参数 测试条件 最小值 典型值 最大值 单位 T1 RX_CLK 高电平/低电平时间 16 20 24 ns T2 RX_D[3:0]，从 RX_CLK 上升的 RX_ER、RX_DV 延迟 10 30 ns RX_CLK 高电平时间 从 RX_CLK 上升的 RX_D1 延迟 RMII 链路 RMII 规范 v1.2 中指定的简化媒体独立接口为第 22 条中指定的 IEEE 802.3 MII 提供了更少的引脚数替代方案。从架构上讲，RMII 规范在 MII 的任一侧提供了一个额外的调节层，但在没有 MII 的情况下可实现。DP83826 提供两种类型的 RMII 操作：RMII 主器件和 RMII 从器件。 在 RMII 主工作模式下，DP83826 由连接到 XI 引脚的 25MHz CMOS 电平振荡器或连接在 XI 和 XO 引脚上的 25MHz 晶体供电。从 DP83826 引用的 50MHz 输出时钟可连接到 MAC。 在 RMII 从工作模式下，DP83826 由连接到 XI 引脚的 50MHz CMOS 电平振荡器供电，并且与 MAC 共用同一个时钟。此外，PHY 还可通过主机 MAC 提供的 50MHz 时钟运行。 RMII 规范具有以下特性： 支持 100BASE-TX 和 10BASE-Te 从 MAC 到 PHY（或来自外部源）的单个时钟基准 提供独立的 2 位宽发送和接收数据路径 使用与 MII 接口相同的 CMOS 信号电平 可通过上拉硬件配置 Strap 8 RX_D2 =“1”来设置 RMII。寄存器 0x0467、位 8 可确认 Strap 8（高电平或低电平）的状态，寄存器 0x0468 可确认 PHY 的 MAC 模式（MII =“0”| RMII =“1”）。 在此模式下，使用内部 50MHz 参考时钟为发送和接收路径，每个时钟周期的数据传输为 2 位。RMII 信号具体汇总如下： RMII 信号 功能 引脚 接收数据线 TX_D[1:0] 传输数据线 RX_D[1:0] 接收控制信号 TX_EN 发送控制信号 CRS_DV RMII 从信令 RMII 主信令 TX_D[1:0] 上的数据以 RMII 主模式和从模式下的 50MHz 时钟为基准锁存在 PHY 上。RX_D[1:0] 上的数据以 50MHz 时钟为基准提供。此外，CRX_DV 可被配置为 RX_DV 信号。它可以通过一种更简单的方法恢复接收数据，而无需将 RX_DV 与 CRS_DV 指示分开。 MII 链路 媒体独立接口 (MII) 是一个同步 4 位宽半字节数据接口，用于将 PHY 连接到 MAC。MII 完全符合 IEEE 802.3-2002 第 22 条。 硬件配置 Strap 8 RX_D2 =“0”时，默认情况下在 PHY 中设置 MII。寄存器 0x0467、位 8 可确认 strap 8（高电平或低电平）的状态，寄存器 0x0468、位 4 可确认 PHY 的 MAC 模式（MII =“0”| RMII =“1”）。 MII 链路 MII 链路媒体独立接口 (MII) 是一个同步 4 位宽半字节数据接口，用于将 PHY 连接到 MAC。MII 完全符合 IEEE 802.3-2002 第 22 条。硬件配置 Strap 8 RX_D2 =“0”时，默认情况下在 PHY 中设置 MII。寄存器 0x0467、位 8 可确认 strap 8（高电平或低电平）的状态，寄存器 0x0468、位 4 可确认 PHY 的 MAC 模式（MII =“0”| RMII =“1”）。 MII 信号具体汇总如下： MII 信号 功能 引脚 数据信号 TX_D[3:0] RX_D[3:0] 发送和接收信号 TX_EN RX_DV 线路状态信号 CRS COL 误差信号 RX_ER MII 信令 参考下面的波形来验证 100BASE-Tx MII 模式下的预期 MAC 数据和时钟信号。该表显示了从数据表获取的显示在波形中的规格。 100M MII 接收时序 参数 测试条件 最小值 典型值 最大值 单位 T1 RX_CLK 高电平/低电平时间 16 20 24 ns T2 RX_D[3:0]，从 RX_CLK 上升的 RX_ER、RX_DV 延迟 10 30 ns RX_CLK 高电平时间 从 RX_CLK 上升的 RX_D1 延迟 MII 信号具体汇总如下： MII 信号 功能 引脚 数据信号 TX_D[3:0] RX_D[3:0] 发送和接收信号 TX_EN RX_DV 线路状态信号 CRS COL 误差信号 RX_ER MII 信号 功能 引脚 数据信号 TX_D[3:0] RX_D[3:0] 发送和接收信号 TX_EN RX_DV 线路状态信号 CRS COL 误差信号 RX_ER 功能 引脚 功能 引脚 功能引脚 数据信号 TX_D[3:0] RX_D[3:0] 发送和接收信号 TX_EN RX_DV 线路状态信号 CRS COL 误差信号 RX_ER 数据信号 TX_D[3:0] 数据信号TX_D[3:0] RX_D[3:0] RX_D[3:0] 发送和接收信号 TX_EN 发送和接收信号TX_EN RX_DV RX_DV 线路状态信号 CRS 线路状态信号CRS COL COL 误差信号 RX_ER 误差信号RX_ER MII 信令 MII 信令参考下面的波形来验证 100BASE-Tx MII 模式下的预期 MAC 数据和时钟信号。该表显示了从数据表获取的显示在波形中的规格。 100M MII 接收时序 参数 测试条件 最小值 典型值 最大值 单位 T1 RX_CLK 高电平/低电平时间 16 20 24 ns T2 RX_D[3:0]，从 RX_CLK 上升的 RX_ER、RX_DV 延迟 10 30 ns 100M MII 接收时序 参数 测试条件 最小值 典型值 最大值 单位 T1 RX_CLK 高电平/低电平时间 16 20 24 ns T2 RX_D[3:0]，从 RX_CLK 上升的 RX_ER、RX_DV 延迟 10 30 ns 参数 测试条件 最小值 典型值 最大值 单位 参数 测试条件 最小值 典型值 最大值 单位 参数测试条件最小值典型值最大值单位 T1 RX_CLK 高电平/低电平时间 16 20 24 ns T2 RX_D[3:0]，从 RX_CLK 上升的 RX_ER、RX_DV 延迟 10 30 ns T1 RX_CLK 高电平/低电平时间 16 20 24 ns T1RX_CLK 高电平/低电平时间162024ns T2 RX_D[3:0]，从 RX_CLK 上升的 RX_ER、RX_DV 延迟 10 30 ns T2RX_D[3:0]，从 RX_CLK 上升的 RX_ER、RX_DV 延迟1030ns RX_CLK 高电平时间 RX_CLK 高电平时间 从 RX_CLK 上升的 RX_D1 延迟 从 RX_CLK 上升的 RX_D1 延迟 RMII 链路 RMII 规范 v1.2 中指定的简化媒体独立接口为第 22 条中指定的 IEEE 802.3 MII 提供了更少的引脚数替代方案。从架构上讲，RMII 规范在 MII 的任一侧提供了一个额外的调节层，但在没有 MII 的情况下可实现。DP83826 提供两种类型的 RMII 操作：RMII 主器件和 RMII 从器件。 在 RMII 主工作模式下，DP83826 由连接到 XI 引脚的 25MHz CMOS 电平振荡器或连接在 XI 和 XO 引脚上的 25MHz 晶体供电。从 DP83826 引用的 50MHz 输出时钟可连接到 MAC。 在 RMII 从工作模式下，DP83826 由连接到 XI 引脚的 50MHz CMOS 电平振荡器供电，并且与 MAC 共用同一个时钟。此外，PHY 还可通过主机 MAC 提供的 50MHz 时钟运行。 RMII 规范具有以下特性： 支持 100BASE-TX 和 10BASE-Te 从 MAC 到 PHY（或来自外部源）的单个时钟基准 提供独立的 2 位宽发送和接收数据路径 使用与 MII 接口相同的 CMOS 信号电平 可通过上拉硬件配置 Strap 8 RX_D2 =“1”来设置 RMII。寄存器 0x0467、位 8 可确认 Strap 8（高电平或低电平）的状态，寄存器 0x0468 可确认 PHY 的 MAC 模式（MII =“0”| RMII =“1”）。 RMII 链路 RMII 链路RMII 规范 v1.2 中指定的简化媒体独立接口为第 22 条中指定的 IEEE 802.3 MII 提供了更少的引脚数替代方案。从架构上讲，RMII 规范在 MII 的任一侧提供了一个额外的调节层，但在没有 MII 的情况下可实现。DP83826 提供两种类型的 RMII 操作：RMII 主器件和 RMII 从器件。在 RMII 主工作模式下，DP83826 由连接到 XI 引脚的 25MHz CMOS 电平振荡器或连接在 XI 和 XO 引脚上的 25MHz 晶体供电。从 DP83826 引用的 50MHz 输出时钟可连接到 MAC。在 RMII 从工作模式下，DP83826 由连接到 XI 引脚的 50MHz CMOS 电平振荡器供电，并且与 MAC 共用同一个时钟。此外，PHY 还可通过主机 MAC 提供的 50MHz 时钟运行。RMII 规范具有以下特性： 支持 100BASE-TX 和 10BASE-Te 从 MAC 到 PHY（或来自外部源）的单个时钟基准 提供独立的 2 位宽发送和接收数据路径 使用与 MII 接口相同的 CMOS 信号电平 支持 100BASE-TX 和 10BASE-Te从 MAC 到 PHY（或来自外部源）的单个时钟基准提供独立的 2 位宽发送和接收数据路径使用与 MII 接口相同的 CMOS 信号电平可通过上拉硬件配置 Strap 8 RX_D2 =“1”来设置 RMII。寄存器 0x0467、位 8 可确认 Strap 8（高电平或低电平）的状态，寄存器 0x0468 可确认 PHY 的 MAC 模式（MII =“0”| RMII =“1”）。 在此模式下，使用内部 50MHz 参考时钟为发送和接收路径，每个时钟周期的数据传输为 2 位。RMII 信号具体汇总如下： RMII 信号 功能 引脚 接收数据线 TX_D[1:0] 传输数据线 RX_D[1:0] 接收控制信号 TX_EN 发送控制信号 CRS_DV RMII 从信令 RMII 主信令 TX_D[1:0] 上的数据以 RMII 主模式和从模式下的 50MHz 时钟为基准锁存在 PHY 上。RX_D[1:0] 上的数据以 50MHz 时钟为基准提供。此外，CRX_DV 可被配置为 RX_DV 信号。它可以通过一种更简单的方法恢复接收数据，而无需将 RX_DV 与 CRS_DV 指示分开。 在此模式下，使用内部 50MHz 参考时钟为发送和接收路径，每个时钟周期的数据传输为 2 位。RMII 信号具体汇总如下： RMII 信号 功能 引脚 接收数据线 TX_D[1:0] 传输数据线 RX_D[1:0] 接收控制信号 TX_EN 发送控制信号 CRS_DV RMII 信号 功能 引脚 接收数据线 TX_D[1:0] 传输数据线 RX_D[1:0] 接收控制信号 TX_EN 发送控制信号 CRS_DV 功能 引脚 功能 引脚 功能引脚 接收数据线 TX_D[1:0] 传输数据线 RX_D[1:0] 接收控制信号 TX_EN 发送控制信号 CRS_DV 接收数据线 TX_D[1:0] 接收数据线TX_D[1:0] 传输数据线 RX_D[1:0] 传输数据线RX_D[1:0] 接收控制信号 TX_EN 接收控制信号TX_EN 发送控制信号 CRS_DV 发送控制信号CRS_DV RMII 从信令 RMII 从信令 RMII 主信令 RMII 主信令TX_D[1:0] 上的数据以 RMII 主模式和从模式下的 50MHz 时钟为基准锁存在 PHY 上。RX_D[1:0] 上的数据以 50MHz 时钟为基准提供。此外，CRX_DV 可被配置为 RX_DV 信号。它可以通过一种更简单的方法恢复接收数据，而无需将 RX_DV 与 CRS_DV 指示分开。 工具和参考 DP83826 寄存器访问 如果应用中不能轻松访问寄存器，可从 TI 获取 USB-2-MDIO GUI，它可与 MSP430 Launchpad 搭配使用，并可通过 TI 网上商店 (https://store.ti.com/) 购买。GUI 支持读取和写入寄存器以及运行脚本文件。它可与 DP83826 和 TI 以太网产品系列中的其他器件搭配使用。USB-2-MDIO 用户指南和 GUI 可从以下位置下载：http://www.ti.com/tool/usb-2-mdio USB-2-MDIO GUI MSP430 LaunchPad 下面是一个示例脚本，也可以在“Help”菜单的 USB-2-MDIO GUI 中找到： // This is how you make a comment.所有脚本都必须以“begin”开头 begin // To read a register, all you need to do is put down the 4 digit // HEX value of the registers (from 0000 to FFFF) // Example to read registers 0001, 000A, and 0017 0001 000A 0017 // To write a register, all you need to do is put down the 4 digit // HEX value of the register (from 0000 to FFFF) followed by the // HEX you desire to configure the register to (from 0000 to FFFF) // Example to write 2100 to register 0000 and // Example to write 0110 to register 0016 0000 2100 0016 0110 // You must end the script by adding 'end' once you are finished end 由 IEEE 802.3 定义的串行管理接口是单主总线。MDC 时钟由总线主控（通常是以太网 MAC）生成。要使用 USB-2-MDIO GUI，必须在 MSP430 Launchpad 与 DP83826 MDIO 和 MDC 引脚之间直接建立连接。 MSP430 引脚 4.2 → PHY 的 MDIO 引脚 MSP420 引脚 4.1 → PHY 的 MDC 引脚 扩展寄存器访问 要在扩展寄存器空间中读取和写入寄存器，请参阅以下过程： MMD“1F”寄存器的写入过程： 写入 reg<000D> = 0x001F 写入 reg<000E> = <address> 写入 reg<000D> = 0x401F 写入 reg<000E> = <value> MMD“1F”寄存器的读取过程： 写入 reg<000D> = 0x001F 写入 reg<000E> = <address> 写入 reg<000D> = 0x401F 读取 reg<000E> 要读取/写入 MMD“1”寄存器，请将 1F 替换为 01。 上述写入和读取过程通常用于地址大于 0x001F 的寄存器，但该过程通常也可用于任何地址。 应用手册参考 有关 EMC/EMI 合规性测试的硬件和软件配置的信息，请参阅以下应用手册： 工具和参考 DP83826 寄存器访问 如果应用中不能轻松访问寄存器，可从 TI 获取 USB-2-MDIO GUI，它可与 MSP430 Launchpad 搭配使用，并可通过 TI 网上商店 (https://store.ti.com/) 购买。GUI 支持读取和写入寄存器以及运行脚本文件。它可与 DP83826 和 TI 以太网产品系列中的其他器件搭配使用。USB-2-MDIO 用户指南和 GUI 可从以下位置下载：http://www.ti.com/tool/usb-2-mdio USB-2-MDIO GUI MSP430 LaunchPad 下面是一个示例脚本，也可以在“Help”菜单的 USB-2-MDIO GUI 中找到： // This is how you make a comment.所有脚本都必须以“begin”开头 begin // To read a register, all you need to do is put down the 4 digit // HEX value of the registers (from 0000 to FFFF) // Example to read registers 0001, 000A, and 0017 0001 000A 0017 // To write a register, all you need to do is put down the 4 digit // HEX value of the register (from 0000 to FFFF) followed by the // HEX you desire to configure the register to (from 0000 to FFFF) // Example to write 2100 to register 0000 and // Example to write 0110 to register 0016 0000 2100 0016 0110 // You must end the script by adding 'end' once you are finished end 由 IEEE 802.3 定义的串行管理接口是单主总线。MDC 时钟由总线主控（通常是以太网 MAC）生成。要使用 USB-2-MDIO GUI，必须在 MSP430 Launchpad 与 DP83826 MDIO 和 MDC 引脚之间直接建立连接。 MSP430 引脚 4.2 → PHY 的 MDIO 引脚 MSP420 引脚 4.1 → PHY 的 MDC 引脚 DP83826 寄存器访问 如果应用中不能轻松访问寄存器，可从 TI 获取 USB-2-MDIO GUI，它可与 MSP430 Launchpad 搭配使用，并可通过 TI 网上商店 (https://store.ti.com/) 购买。GUI 支持读取和写入寄存器以及运行脚本文件。它可与 DP83826 和 TI 以太网产品系列中的其他器件搭配使用。USB-2-MDIO 用户指南和 GUI 可从以下位置下载：http://www.ti.com/tool/usb-2-mdio USB-2-MDIO GUI MSP430 LaunchPad 下面是一个示例脚本，也可以在“Help”菜单的 USB-2-MDIO GUI 中找到： // This is how you make a comment.所有脚本都必须以“begin”开头 begin // To read a register, all you need to do is put down the 4 digit // HEX value of the registers (from 0000 to FFFF) // Example to read registers 0001, 000A, and 0017 0001 000A 0017 // To write a register, all you need to do is put down the 4 digit // HEX value of the register (from 0000 to FFFF) followed by the // HEX you desire to configure the register to (from 0000 to FFFF) // Example to write 2100 to register 0000 and // Example to write 0110 to register 0016 0000 2100 0016 0110 // You must end the script by adding 'end' once you are finished end 由 IEEE 802.3 定义的串行管理接口是单主总线。MDC 时钟由总线主控（通常是以太网 MAC）生成。要使用 USB-2-MDIO GUI，必须在 MSP430 Launchpad 与 DP83826 MDIO 和 MDC 引脚之间直接建立连接。 MSP430 引脚 4.2 → PHY 的 MDIO 引脚 MSP420 引脚 4.1 → PHY 的 MDC 引脚 如果应用中不能轻松访问寄存器，可从 TI 获取 USB-2-MDIO GUI，它可与 MSP430 Launchpad 搭配使用，并可通过 TI 网上商店 (https://store.ti.com/) 购买。GUI 支持读取和写入寄存器以及运行脚本文件。它可与 DP83826 和 TI 以太网产品系列中的其他器件搭配使用。USB-2-MDIO 用户指南和 GUI 可从以下位置下载：http://www.ti.com/tool/usb-2-mdio USB-2-MDIO GUI MSP430 LaunchPad 下面是一个示例脚本，也可以在“Help”菜单的 USB-2-MDIO GUI 中找到： // This is how you make a comment.所有脚本都必须以“begin”开头 begin // To read a register, all you need to do is put down the 4 digit // HEX value of the registers (from 0000 to FFFF) // Example to read registers 0001, 000A, and 0017 0001 000A 0017 // To write a register, all you need to do is put down the 4 digit // HEX value of the register (from 0000 to FFFF) followed by the // HEX you desire to configure the register to (from 0000 to FFFF) // Example to write 2100 to register 0000 and // Example to write 0110 to register 0016 0000 2100 0016 0110 // You must end the script by adding 'end' once you are finished end 由 IEEE 802.3 定义的串行管理接口是单主总线。MDC 时钟由总线主控（通常是以太网 MAC）生成。要使用 USB-2-MDIO GUI，必须在 MSP430 Launchpad 与 DP83826 MDIO 和 MDC 引脚之间直接建立连接。 MSP430 引脚 4.2 → PHY 的 MDIO 引脚 MSP420 引脚 4.1 → PHY 的 MDC 引脚 如果应用中不能轻松访问寄存器，可从 TI 获取 USB-2-MDIO GUI，它可与 MSP430 Launchpad 搭配使用，并可通过 TI 网上商店 (https://store.ti.com/) 购买。GUI 支持读取和写入寄存器以及运行脚本文件。它可与 DP83826 和 TI 以太网产品系列中的其他器件搭配使用。USB-2-MDIO 用户指南和 GUI 可从以下位置下载：http://www.ti.com/tool/usb-2-mdio http://www.ti.com/tool/usb-2-mdio USB-2-MDIO GUI MSP430 LaunchPad USB-2-MDIO GUI MSP430 LaunchPad USB-2-MDIO GUI MSP430 LaunchPad USB-2-MDIO GUI USB-2-MDIO GUI USB-2-MDIO GUI MSP430 LaunchPad MSP430 LaunchPad MSP430 LaunchPad下面是一个示例脚本，也可以在“Help”菜单的 USB-2-MDIO GUI 中找到：// This is how you make a comment.所有脚本都必须以“begin”开头 begin // To read a register, all you need to do is put down the 4 digit // HEX value of the registers (from 0000 to FFFF) // Example to read registers 0001, 000A, and 0017 0001 000A 0017 // To write a register, all you need to do is put down the 4 digit // HEX value of the register (from 0000 to FFFF) followed by the // HEX you desire to configure the register to (from 0000 to FFFF) // Example to write 2100 to register 0000 and // Example to write 0110 to register 0016 0000 2100 0016 0110 // You must end the script by adding 'end' once you are finished end 由 IEEE 802.3 定义的串行管理接口是单主总线。MDC 时钟由总线主控（通常是以太网 MAC）生成。要使用 USB-2-MDIO GUI，必须在 MSP430 Launchpad 与 DP83826 MDIO 和 MDC 引脚之间直接建立连接。 MSP430 引脚 4.2 → PHY 的 MDIO 引脚 MSP420 引脚 4.1 → PHY 的 MDC 引脚 MSP430 引脚 4.2 → PHY 的 MDIO 引脚 MSP420 引脚 4.1 → PHY 的 MDC 引脚 MSP430 引脚 4.2 → PHY 的 MDIO 引脚MSP420 引脚 4.1 → PHY 的 MDC 引脚 扩展寄存器访问 要在扩展寄存器空间中读取和写入寄存器，请参阅以下过程： MMD“1F”寄存器的写入过程： 写入 reg<000D> = 0x001F 写入 reg<000E> = <address> 写入 reg<000D> = 0x401F 写入 reg<000E> = <value> MMD“1F”寄存器的读取过程： 写入 reg<000D> = 0x001F 写入 reg<000E> = <address> 写入 reg<000D> = 0x401F 读取 reg<000E> 要读取/写入 MMD“1”寄存器，请将 1F 替换为 01。 上述写入和读取过程通常用于地址大于 0x001F 的寄存器，但该过程通常也可用于任何地址。 扩展寄存器访问 要在扩展寄存器空间中读取和写入寄存器，请参阅以下过程： MMD“1F”寄存器的写入过程： 写入 reg<000D> = 0x001F 写入 reg<000E> = <address> 写入 reg<000D> = 0x401F 写入 reg<000E> = <value> MMD“1F”寄存器的读取过程： 写入 reg<000D> = 0x001F 写入 reg<000E> = <address> 写入 reg<000D> = 0x401F 读取 reg<000E> 要读取/写入 MMD“1”寄存器，请将 1F 替换为 01。 上述写入和读取过程通常用于地址大于 0x001F 的寄存器，但该过程通常也可用于任何地址。 要在扩展寄存器空间中读取和写入寄存器，请参阅以下过程： MMD“1F”寄存器的写入过程： 写入 reg<000D> = 0x001F 写入 reg<000E> = <address> 写入 reg<000D> = 0x401F 写入 reg<000E> = <value> MMD“1F”寄存器的读取过程： 写入 reg<000D> = 0x001F 写入 reg<000E> = <address> 写入 reg<000D> = 0x401F 读取 reg<000E> 要读取/写入 MMD“1”寄存器，请将 1F 替换为 01。 上述写入和读取过程通常用于地址大于 0x001F 的寄存器，但该过程通常也可用于任何地址。 要在扩展寄存器空间中读取和写入寄存器，请参阅以下过程： MMD“1F”寄存器的写入过程： MMD“1F”寄存器的写入过程：写入 reg<000D> = 0x001F写入 reg<000E> = <address>写入 reg<000D> = 0x401F写入 reg<000E> = <value> MMD“1F”寄存器的读取过程： MMD“1F”寄存器的读取过程：写入 reg<000D> = 0x001F写入 reg<000E> = <address>写入 reg<000D> = 0x401F读取 reg<000E> 要读取/写入 MMD“1”寄存器，请将 1F 替换为 01。 要读取/写入 MMD“1”寄存器，请将 1F 替换为 01。 上述写入和读取过程通常用于地址大于 0x001F 的寄存器，但该过程通常也可用于任何地址。 上述写入和读取过程通常用于地址大于 0x001F 的寄存器，但该过程通常也可用于任何地址。 应用手册参考 有关 EMC/EMI 合规性测试的硬件和软件配置的信息，请参阅以下应用手册： 应用手册参考 有关 EMC/EMI 合规性测试的硬件和软件配置的信息，请参阅以下应用手册： 有关 EMC/EMI 合规性测试的硬件和软件配置的信息，请参阅以下应用手册： 有关 EMC/EMI 合规性测试的硬件和软件配置的信息，请参阅以下应用手册： 结论 本应用手册提供了评估新应用和确认预期功能的建议流程。这些分步建议将有助于简化 DP83826 设计的电路板启动和初始评估。 结论 本应用手册提供了评估新应用和确认预期功能的建议流程。这些分步建议将有助于简化 DP83826 设计的电路板启动和初始评估。 本应用手册提供了评估新应用和确认预期功能的建议流程。这些分步建议将有助于简化 DP83826 设计的电路板启动和初始评估。 本应用手册提供了评估新应用和确认预期功能的建议流程。这些分步建议将有助于简化 DP83826 设计的电路板启动和初始评估。 修订历史记录 日期 修订版本 说明 * 初始发行版 修订历史记录 日期 修订版本 说明 * 初始发行版 日期 修订版本 说明 * 初始发行版 日期 修订版本 说明 * 初始发行版 日期 修订版本 说明 * 初始发行版 日期 修订版本 说明 日期 修订版本 说明 日期修订版本说明 * 初始发行版 * 初始发行版 *初始发行版