当多通道 ADC 以菊花链进行配置时，存在多项要求。这些要求特定于 ADS117L14、ADS117L18、ADS127L14 和 ADS127L18 器件。以下步骤中未指定的所有寄存器设置均保持默认复位值。

寄存器配置设置：

1. DP_CFG1 寄存器中的 DP_DAISY = 0b。（SPI 和硬件编程模式的默认设置）
2. CLK 和 DCLK 分频器必须编程为 1 分频选项。CLK_CFG 寄存器中的 CLK_DIV[2:0] = 000b,DP_CFG2 寄存器中的 DCLK_DIV[1:0] = 00b。（SPI 和硬件编程模式的默认设置）
3. 在 CLK_CFG 寄存器中设置 CLK_SEL = 1b。帧同步菊花链运行需要外部时钟运行。硬件编程模式默认使用外部时钟。SPI 编程默认使用内部时钟，因此用户必须将 CLK_SEL 位设置为 1。
4. 菊花链中所有器件以相同的方式对 DP_TDM[1:0]（TDM 模式或数据通道数量）进行编程。
5. 通过并行写入操作，针对相同的帧长度对每个器件进行编程，从而降低连接 ADC 的复杂性。（对于所有器件，将单独的帧长度编程为 16、24、32 或 40 位）

硬件配置设置：

1. 这些器件使用 START 引脚进行同步。
2. START 引脚上升沿必须满足数据表的时序要求部分中指定的、相对于 CLK 的建立和保持时间要求。如果不满足，帧同步菊花链数据会出错。
3. 在未使用的 DOUT2 和 DOUT3 引脚上使用 100kΩ 下拉电阻器。如果未使用，将 DOUT1 保持悬空。将未使用的 DIN 引脚连接到 GND 或 IOVDD。
4. 多通道 ADC 的所有数字信号仅支持 1.8V 逻辑电平。高于 2.2V 的电压会损坏这些器件。

图 10-8 展示了使用 SPI 编程模式的两片多通道 ADC 菊花链配置示例。该配置可以进一步扩展，以包括两个以上多通道 ADC。

图 10-8 SPI 编程模式下的帧同步菊花链

说明：

1. START 信号必须满足相对于 CLKIN 上升沿的建立和保持时间。
2. 如果 RESET 未连接到控制器，则连接到 IOVDD。
3. 如果使用了 ERROR 引脚，则将 100kΩ 上拉电阻连接到 IOVDD。
4. 如果 DP_TDM[1:0]= 00b 或 01b，则将 100kΩ 下拉电阻器从 DOUT2 和 DOUT3 连接到 GND。
5. 未使用的 DIN0、DIN1、DIN2 和 DIN3 引脚必须连接到 GND 或 IOVDD。
6. DOUT1 始终为输出，并且如果不使用，必须保持悬空。