ZHCABX6A July   2021  – December 2025 ADS117L11 , ADS127L11 , ADS127L14 , ADS127L18 , ADS127L21 , ADS127L21B

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 简介
  5. 2 时钟信号
    1. 2.1 单个时钟缓冲器
    2. 2.2 多个时钟缓冲器
    3. 2.3 时钟抖动
  6. 3 同步
  7. 4 抗混叠滤波器群延迟
  8. 5 基准电压
  9. 6 电源旁路和接地
  10. 7 SPI 菊花链连接
    1. 7.1 SPI 菊花链通信
    2. 7.2 SPI 菊花链配置的系统要求
    3. 7.3 单通道 ADC 的 SPI 菊花链连接中的器件数量
  11. 8 单通道 ADC 的并行 SPI SDO 或 DRDY 连接
  12. 9 确定新的转换数据何时可用于单通道 ADC
  13. 10多通道 ADC 的帧同步菊花链连接
    1. 10.1 帧同步菊花链配置的系统要求
    2. 10.2 帧同步菊花链连接中的通道数量
  14. 11总结
  15. 12参考资料
  16. 13修订历史记录

8 单通道 ADC 的并行 SPI SDO 或 DRDY 连接

以下部分仅适用于单通道器件。对于多通道器件，请参阅 多通道 ADC 的帧同步菊花链连接。

在多个 ADC 以高数据速率（例如 1MSPS）进行采样的系统中，由于两种连接方式均仅使用一个 SPI 端口，常规 SPI 级联连接 图 7-2 和菊花链连接 图 7-3 无法提供所需的数据吞吐量。在这种情况下，将每个 SDO/DRDY 引脚与主机控制器并联。为了减少连接数量，其余信号可以对每个 ADC 使用通用的 CS、SCLK 和 SDI 信号。并行 SDO/DRDY 连接的主要缺点是系统中的每个 ADC 都需要单独的 SPI 端口。

图 8-1 展示了四个 ADC 分别使用四个 SDO 连接至主机的示例。此示例使用单条 CS、SCLK 和 SDI 控制线路，因此所有 ADC 必须具有相同的器件配置。或者，使用单独的 CS 控制线路来启用 ADC，从而实现独立的输入通信。

ADS127L11 ADS117L11 ADS127L21 ADS127L18 ADS127L14 ADS127L21B 并行 SDO/DRDY 连接图 8-1 并行 SDO/DRDY 连接