3 同步

由于内部上电阈值的工艺容差，多器件系统中的 ADC 最初不同步，直到在外部同步。更改器件的配置后还需要同步。ADS1x7Lxx ADC 通过 START 引脚或 SPI 起始位进行同步。同步多个 ADC 时，请勿使用任何 ADC 内部时钟分频器。如果使用内部时钟分频器，则每个 ADC 生成的分频时钟信号可能具有不同的相位，从而导致 ADC 之间的多个时钟周期不确定性。所有的内部时钟分频器必须使用默认值 1 才能正确同步。

推荐的同步方法是使用与每个 ADC 的 START 引脚并联的单条控制线。在将 START 置为高电平后，ADC 在时钟信号的下一个上升沿同步。在时钟的下降沿将 START 置为高电平，避免用于锁存 START 的时钟上升沿的不确定性。否则，可能会导致 ADC 之间出现一个时钟周期计时误差。此外，使用同步控制模式时，应始终在下降时钟沿施加连续 START 信号。START 信号 PCB 布线长度失配的影响不如匹配的时钟布线那么严重，因为 ADC 在时钟的上升沿锁存 START 输入，前提是失配小于 ½ 时钟周期。

或者，也可为每个 ADC 单独布线独立 START 线路，以实现 ADC 之间精细的通道相位调整，分辨率可高达一个时钟周期。在这种情况下，ADC 之间的时钟信号偏移不是问题。

如果到达系统的同步信号与系统时钟异步并直接路由到 ADC，则同步后 ADC 之间可能存在一个时钟周期的不确定性。在这种情况下，使用外部电路同步用于所有 ADC 的同步信号。同步电路在时钟信号的下降沿释放同步信号，确保 ADC 同步到相同的时钟周期。图 3-1 展示了一个使用 SN74AUP2G79 双路 D 型触发器的同步电路示例。

图 3-1 同步 SYNC 信号

除同步控制模式外，所有控制模式也可通过 SPI 同步转换（详情请参阅 ADS1x7Lxx 数据表）。要通过 SPI 同步 ADC，请使用连接到所有 ADC 的单芯片选择 (CS) 信号。移入针对 CONTROL 寄存器的寄存器写入命令，以设置 START 位。当 CS 置为高电平以结束帧时，ADC 同时对命令数据进行操作，从而实现系统同步。要将 ADC 同步到同一时钟周期，SCLK 必须与 ADC 时钟相位同调，并且 CS 必须在时钟的下降沿上置为高电平。