帧同步菊花链配置中支持的最大通道数受限于 ADC 数据包大小的长度、DOUT 数据通道数，以及 ADC 过采样率 (OSR) 设置。数据包大小由转换数据大小（16b 或 24b）以及可选的 STATUS 和 CRC 字节决定。因此，数据包大小为 16b、24b、32b 或 40b。

如 帧同步菊花链配置的系统要求 中所述，将 CLK 和 DCLK 分频器编程为 1 分频设置。因此，数据时钟 (DCLK) 频率等于 ADC 时钟 (CLK) 频率。

根据系统要求，选择 OSR 设置以满足特定的数据速率、噪声水平和功耗水平。数据速率取决于时钟 (CLK) 频率和 OSR 设置，可根据 方程式 3 计算。

有关更多详细信息，请参阅 ADS1x7Lxx 数据表中的滤波器噪声表。确定 OSR 和数据包大小后，可以根据 方程式 4 计算最大通道数。

其中：

• 数据通道数：数据通道的数量，有效值仅为 1、2 或 4
• OSR：对于过采样率，请参阅 ADS1x7Lxx 数据表中的滤波器噪声表，了解可用的值
• 数据包：数据包中的位数，16、24、32 或 40 位的值

在以下示例中，假设用户必须支持 50kSPS 的数据速率和最低噪声。在这种情况下，在 OSR = 256 且 f _CLK = f_DCLK = 25.6MHz 的高速模式下运行可满足用户要求。用户还需要 24b 数据，并计划包含 STATUS 字节。总数据包大小为 32 位。用户还希望通过使用单个数据通道来更大限度地减少与系统控制器（MCU 或 FPGA）的连接数量。使用 方程式 5 可得出支持的最大通道数等于（或总共 16 个通道）：

假设用户选择 8 通道 ADS127L18，则可以菊花链方式连接两个 ADS127L18 ADC，其通道总数为 16。