4 数字滤波器操作和行为

Δ-Σ ADC 中常用的数字滤波器类型是 sinc 和宽带等有限脉冲响应 (FIR) 滤波器。本文档重点介绍了 sinc 滤波器的操作，因为它们通常只需五个或更少的转换周期即可稳定，因而延迟较小。相比之下，宽带滤波器可能最初需要数十个转换周期才能稳定，因此不适用于大多数多路复用应用。不过，同样的一般时序和工作原理可应用于具有宽带滤波器的 ADC。

在从位流输入到数字输出的延迟方面，上一节中介绍的简化数字滤波器模型实际上是一阶 sinc (sinc¹) 滤波器。更高阶的 sinc 滤波器可以近似为多个 sinc¹ 滤波器串联。例如，如果 sinc¹ 滤波器具有 N 个延迟块，那么三阶 sinc (sinc³) 滤波器具有 3 ∙ N 个延迟块。图 4-1 显示了如何针对 sinc³ 滤波器修改数字滤波器模型，其中三阶 (Sx) 各自包含 N 个延迟块。

从图 4-1 中简化的 sinc³ 模型可以得出一个最重要的结果，那就是位流需要一个转换周期 (1 ∙ t_CP) 来到达每一阶（S1、S2 或 S3）的末端，其中 t_CP = N ∙ t_MOD。位流到达 S3 末端并计算出滤波抽取输出的总延迟是 t_TOTAL = 3 ∙ t_CP。不过，在生成此初始输出后，更高阶的 sinc 滤波器可以在特定条件（本文档中通篇所述）下每个转换周期 (1 ∙ t_CP) 后输出经过滤波、抽取的数据。此行可实现，是因为调制器采样和数字滤波过程能够有效地对模拟输入的瞬态信息求平均值。因此，通常可以假定任何 X 连续转换周期内的数字滤波器数据都足够相似，能够在大多数情况下生成稳定的数据，其中 X 是 sinc 滤波器阶数。在此假定下工作能够降低更高阶滤波器的噪声，同时还可避免第一个输出所需的额外多重转换周期延迟。

不过，如果模拟输入实际上会在转换过程中显著变化，此假定可能导致不稳定的转换结果。例如，图 4-2 显示了在转换周期 N (t_CP(N)) 完成后向 ADC 施加阶跃输入时，sinc¹、sinc³ 和五阶 (sinc⁵) 滤波器的响应情况。

在图 4-2 中，–FS 输入会在 N-5 至 N 期间施加于所选的 ADC 通道。在此期间，每个 sinc 滤波器都会在每个转换周期后输出稳定的转换结果。不过，+FS 阶跃输入会在 N 至 N+1 期间施加于同一 ADC 通道。虽然此变化几乎是在模拟域瞬间发生（假定无需任何模拟稳定时间），但稳定的输出数据会有所延迟，进而导致转换延迟 t_CL 增加：

• 橙色 sinc¹ 滤波器具有 t_CL ≅ 1 ∙ t_CP
• 蓝色 sinc³ 滤波器具有 t_CL ≅ 3 ∙ t_CP
• 紫色 sinc⁵ 滤波器具有 t_CL ≅ 5 ∙ t_CP

请注意，前面所列的 t_CL 是近似值，因为稳定的转换结果可能需要额外的处理时间或用户定义的延迟，如表 2-1 所述。

为了更好地了解稳定的数据会出现延迟的原因，图 4-3 中结合了图 4-1 中的简化 sinc³ 数字滤波器模型和图 4-2 中的蓝色 sinc³ 滤波器响应，展示了如何在转换周期 N-2 至 N+3 期间通过每个 sinc³ 滤波器级传播模拟输入。