为了比较不同表面贴装封装的热性能（即 R_θJC/P），已经利用 ANSYS 有限元分析 (FEA) 软件建立了仿真模型。图 4-1 所示为 QFN 8x8、QFN 12x12、TOLL 和D²PAK 这四种封装的模型图示。前两种 QFN 封装用于 TI 的 600V GaN 功率级产品，而后两种封装由竞争对手分别用于其商业发布的 600V GaN 和 650V SiC 分立式器件。每个表面贴装器件均放在一块 4 层 PCB 的中央，PCB 的表面积为 40mm x 40mm，厚度为 1.58mm。

图 4-2 所示为所生成模型的示例横截面图并详细说明了多层 PCB 结构。对于所有已建立的模型，包括散热过孔样式设计（图 4-3）在内的大多数构建元素是相同的，但有两项除外：PCB 顶部铜层设计和散热过孔总数，它们已调整为适合每种封装的散热焊盘面积，以便公平比较不同封装之间的热性能。请注意，用于散热的顶部铜焊盘和相应的散热过孔样式/数量可针对特定应用进行进一步的优化。表 4-1 总结了主要建模组件的关键尺寸和热信息。