ZHCAA80B December   2019  – April 2021 AFE7920 , AFE7921 , AFE7988 , AFE7989

 

  1.   商标
  2. 1 术语
  3. 2 引言
  4. 3 堆叠和网放置
  5. 4 常规布置方法
  6. 5 电源和接地布局方法
  7. 6 接地域
  8. 7 旁路电容器指南
  9. 8 射频布置常规方法：
  10. 9 JESD204 协议准则
  11. 10通用高速信号路由
    1. 10.1 布线阻抗
    2. 10.2 高速信号布线长度
    3. 10.3 着陆垫指南
    4. 10.4 高速信号布线长度匹配
    5. 10.5 返回路径
    6. 10.6 高速信号参考平面
  12. 11高速差分信号路由
    1. 11.1  差分信号间距
    2. 11.2  额外的高速差分信号规则
    3. 11.3  差分对的对称性
    4. 11.4  连接器和插座
    5. 11.5  过孔不连续性缓解
    6. 11.6  背钻残桩
    7. 11.7  布线残桩
    8. 11.8  增大过孔反焊盘的直径
    9. 11.9  使过孔计数均衡
    10. 11.10 表面贴装器件焊盘不连续性缓解
    11. 11.11 信号线弯曲
  13. 12参考文献
  14. 13修订历史记录

4 常规布置方法

  1. 必须为高速串行器/解串器、时钟和射频输入和输出信号预留顶层和底层。
    1. 射频 RX 输入、射频 TX 输出、射频 FB 输入和 SRX 布线布置在顶层，从连接器直接到器件，以最大限度地减少过孔的使用。这有助于减轻衰减和阻抗变化所招致的影响。SRX 布线可以在 29.5Gbps 串行器/解串器速率下运行，最大限度地减少过孔的使用可增大 SRX CTLE 和 DFE 运行的裕度。
    2. 这种 EVM 设计不涉及盲孔或背钻孔。图 4-1因此，如果从顶层通过过孔路由到中间层，则会产生残桩效应，并会影响阻抗质量，如 中所示。因此，对于除了顶层还需要另一层路由的其他高速信号而言，应选择底层以避免残桩效应。例如，将串行器/解串器 STX 通道和 AFE79xx 时钟接收器输入布置到底层上，射频过孔从底层路由到顶层，不会产生任何残桩。
    GUID-3A7322CB-F129-44D8-91F4-3D45F9CDA746-low.gif图 4-1 中间层的过孔残桩效应
  2. 时钟输入 (REFCLK±) 必须与射频信号输入和其他干扰源充分隔离开来。时钟输入直接进入数据转换器采样时钟（即直接进行外部计时）或进入片上 PLL 以生成数据转换器采样时钟。任何射频信号或其他干扰源调制到采样时钟，引起时钟污染。被污染的时钟包含射频输入和射频输出的调制内容，这些污染会造成失真、杂散和噪声性能下降。