ZHCAA80B December   2019  – April 2021 AFE7920 , AFE7921 , AFE7988 , AFE7989

 

  1.   商标
  2. 1 术语
  3. 2 引言
  4. 3 堆叠和网放置
  5. 4 常规布置方法
  6. 5 电源和接地布局方法
  7. 6 接地域
  8. 7 旁路电容器指南
  9. 8 射频布置常规方法：
  10. 9 JESD204 协议准则
  11. 10通用高速信号路由
    1. 10.1 布线阻抗
    2. 10.2 高速信号布线长度
    3. 10.3 着陆垫指南
    4. 10.4 高速信号布线长度匹配
    5. 10.5 返回路径
    6. 10.6 高速信号参考平面
  12. 11高速差分信号路由
    1. 11.1  差分信号间距
    2. 11.2  额外的高速差分信号规则
    3. 11.3  差分对的对称性
    4. 11.4  连接器和插座
    5. 11.5  过孔不连续性缓解
    6. 11.6  背钻残桩
    7. 11.7  布线残桩
    8. 11.8  增大过孔反焊盘的直径
    9. 11.9  使过孔计数均衡
    10. 11.10 表面贴装器件焊盘不连续性缓解
    11. 11.11 信号线弯曲
  13. 12参考文献
  14. 13修订历史记录

3 堆叠和网放置

表 3-1 显示了每一层的说明以及该层中的重要网。

表 3-1 AFE79xx EVM 堆叠信息
层 该层说明 材料 厚度 (MIL) 导热性 (MHO/CM) 介电常数 损耗角正切 网
空气 空气 不适用 不适用 0 1 0
顶部表面 电介质 FR-4 2 0 4 0.035
顶部 器件放置层 铜 2.6 595900 4.2 0 四个 RX 输入布线、四个 TX 输出布线、两个反馈布线、串行器/解串器 SRX 通道。顶层电源网去耦电容器。
顶部/2 电介质 电介质 FR-4 7.2 0 4.2 0.035
2 接地层 铜 0.7 595900 4.2 0.035 接地覆铜，使用缝隙来隔离数字接地和模拟接地。
2/3 电介质 电介质 FR-4 8 0 4.2 0.035
3 电源层 铜 1.2 595900 4.2 0 VOUT_1p2V、VOUT_1p2VCLK、PLLA1p8V、VDDA_GPIO_1p8
3/4 电介质 电介质 FR-4 8 0 4.2 0.035
4 接地层 铜 1.2 595900 4.2 0 接地覆铜，使用缝隙来隔离数字接地和模拟接地。
4/5 电介质 电介质 FR-4 8 0 4.2 0.035
5 电源层 铜 1.2 595900 4.2 0.035 VOUT_1p8V、VOUT_1p8V_CLK、VOUT_1p2V_PLL、VOUT_3p3V_LMK*
5/6 电介质 电介质 FR-4 4.9 0 4.2 0.035
6 接地层 铜 0.7 595900 4.2 0.035 接地覆铜，使用缝隙来隔离数字接地和模拟接地。
6/7 电介质 电介质 FR-4 5.4 0 4.2 0.035
7 信号层 铜 0.7 595900 4.2 0 GPIO 布线
7/8 电介质 电介质 FR-4 3 0 4.2 0.035
8 信号层 铜 1.2 595900 4.2 0.035 GPIO 布线
8/9 电介质 电介质 FR-4 8 0 4.2 0.035
9 VSSCLK 层 铜 1.2 595900 4.2 0 一般接地层，主要用于时钟接地隔离。它有缝隙，可以隔离数字接地和模拟接地。
9/10 电介质 电介质 FR-4 8 0 4.2 0.035
10 电源层 铜 1.2 595900 4.2 0 VOUT_0p9V 和 VOUT_1p8V_PLL
10/11 电介质 电介质 FR-4 8 0 4.2 0.035
11 接地层 铜 1.2 595900 4.2 0.035 接地覆铜，使用缝隙来隔离数字接地和模拟接地。
11/底部电介质 电介质 FR-4 8 0 4.2 0.035
底层 器件去耦电容器放置层 铜 2.6 595900 4.2 0 接地覆铜，使用缝隙来隔离数字接地和模拟接地。底层电源网去耦电容器。串行器/解串器 STX 通道、AFE79xx 时钟接收器 (REFCLK±) 输入。TX 输出偏置网络布线。
底部表面 电介质 FR-4 2 0 4 0.035
空气 空气 不适用 不适用 0 1 0
*并非一个 AFE79xx 器件电源轨。
注：

根据 PCB 制造行业的的常规做法，上半部分铜厚度要与下半部分铜厚度对称（从横截面角度看）。在 PCB 制造过程中，首先加热铜层以及环氧树脂和电介质材料并使其受压。如果上半部分铜厚度与下半部分铜厚度不对称，则不均匀的表面冷却速率会导致 PCB 翘曲和弯曲。从理论上讲，第 7 层和第 8 层是 GPIO 布线层，铜厚度较薄，可能会导致 PCB 翘曲。在第 7 层和第 8 层填充铜以创造对称的铜厚度，则可以解决此问题。