ZHCA984A December 2019 – August 2021 MSP430FR2000 , MSP430FR2032 , MSP430FR2033 , MSP430FR2100 , MSP430FR2110 , MSP430FR2111 , MSP430FR2153 , MSP430FR2155 , MSP430FR2310 , MSP430FR2311 , MSP430FR2353 , MSP430FR2355 , MSP430FR2422 , MSP430FR2433 , MSP430FR2475 , MSP430FR2476 , MSP430FR2512 , MSP430FR2522 , MSP430FR2532 , MSP430FR2533 , MSP430FR2632 , MSP430FR2633 , MSP430FR2672 , MSP430FR2673 , MSP430FR2675 , MSP430FR2676 , MSP430FR4131 , MSP430FR4132 , MSP430FR4133
采样(采样保持)时间决定了在执行数字转换之前对信号进行采样的时间。在采样期间,内部开关允许对输入电容器充电。电容器完全充电所需的时间取决于连接到 ADC 输入引脚的外部模拟前端 (AFE)。图 3-3 所示为 MSP430 MCU 的典型 ADC 模型。RI 和 CI 值可从器件特定数据表中获取。
了解 AFE 驱动能力至关重要。如果可能,请按照图 3-2 对 AFE 进行建模。了解这一点后,计算对信号进行采样所需的最小采样时间。源电阻(RS 和 RI)会影响 tsample。Equation4 可用于计算 n 位转换的最小采样时间 tsample 的保守值。
基于常见的 RS 假设,可采用更简单的模型。根据 MSP430FR235x 和 MSP430FR215x 数据表,ADC 采样时间 (tSample) 的最小值,应按 (CI + Cexternal) × (RS + RI) × Tau 计算得出。“采样时间的最小值”是指在定义的条件下导致误差小于 ±0.5LSB 所需的最小时间。
参数 | 测试条件 | 器件等级 | VCC | 最小值 | 最大值 | 单位 | |
---|---|---|---|---|---|---|---|
fADCCLK | ADC 时钟频率 | ADC 时钟,10 位模式 | T | 2.4V 至 3.6V | 6.0 | MHz | |
ADC 时钟,12 位模式 | 4.4 | ||||||
tSettling | ADC 的接通稳定时间(1) | tADCON 后开始的转换误差小于 ±0.5LSB, 基准和输入信号已稳定 | T | 100 | ns | ||
tSample | 采样时间 | RS = 1000Ω,RI = 4000Ω, CI = 5.5pF,Cexternal = 8.0pF, 10 位模式下,小于 ±0.5LSB 的误差需要大约 7.62 Tau (t) | T | 2.4V 至 3.6V | 0.52 | µs | |
RS = 1000Ω,RI = 4000Ω, CI = 5.5pF,Cexternal = 8.0pF, 12 位模式下,使误差小于 ±0.5LSB 需要大约 9.01 Tau (t) | T | 2.4V 至 3.6V | 0.61 |
采样保持时间取决于模式(脉冲采样模式或扩展采样模式)。ADCSHTx 位仅在脉冲采样模式下控制采样和保持时间。定时器可用于控制扩展采样模式下的采样保持时间,实现更精细的控制。
15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
保留 | ADCSHTx | ||||||
r0 | r0 | r0 | r0 | rw-(0) | rw-(0) | rw-(0) | rw-(1) |
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
ADCMSC | 保留 | ADCON | 保留 | ADCENC | ADCSC | ||
rw-(0) | r0 | r0 | rw-(0) | r0 | r0 | rw-(0) | rw-(0) |
位 | 字段 | 类型 | 复位 | 说明 |
---|---|---|---|---|
11-8 | ADCSHTx | RW | 1h(1) | ADC 采样保持时间。这些位定义 ADC 采样周期中的 ADCCLK 周期个数。 仅在 ADCENC = 0 时可修改。在转换激活情况下,通过软件复位 ADCENC = 0 和更改这些字段会立即产生效果。 0000b = 4 个 ADCCLK 周期 0001b = 8 个 ADCCLK 周期 0010b = 16 个 ADCCLK 周期 0011b = 32 个 ADCCLK 周期 0100b = 64 个 ADCCLK 周期 0101b = 96 个 ADCCLK 周期 0110b = 128 个 ADCCLK 周期 0111b = 192 个 ADCCLK 周期 1000b = 256 个 ADCCLK 周期 1001b = 384 个 ADCCLK 周期 1010b = 512 个 ADCCLK 周期 1011b = 768 个 ADCCLK 周期 1100b = 1024 个 ADCCLK 周期 1101b = 1024 个 ADCCLK 周期 1110b = 1024 个 ADCCLK 周期 1111b = 1024 个 ADCCLK 周期 |
在 VCC 为 2.4V 至 3.6V、分辨率为 12 位的条件下,最小 ADC 采样时间为Equation5。
在公式中,RS = 1000Ω 和 Cexternal = 8.0pF 是针对一般情况的假设值。9.01Tau、RI = 4000Ω,以及 CI = 5.5pF 是通过测试和计算得到的已知值。
计算最小采样保持时间后,可确定 ADC 的适当设置,包括选择正确的 ADC 时钟。关键目标是优化应用中的采样保持时间。如果采样保持时间远超所需时间,那么在这段时间内运行 ADC 就是浪费能源。采样保持时间也限制了最大采样率。如果您的应用需要比最小值更长的采样保持时间,则需要在性能和最大采样率之间进行权衡。