ZHCSKZ7C June   2020  – February 2021 UCC21540-Q1

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 器件比较表
  6. 6 引脚配置和功能
    1.     UCC21540-Q1 引脚功能
  7. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级
    3. 7.3  建议运行条件
    4. 7.4  热性能信息
    5. 7.5  额定功率
    6. 7.6  绝缘规格
    7. 7.7  安全相关认证
    8. 7.8  安全限值
    9. 7.9  电气特性
    10. 7.10 开关特性
    11. 7.11 绝缘特性曲线
    12. 7.12 典型特性
  8. 8 参数测量信息
    1. 8.1 最小脉冲
    2. 8.2 传播延迟和脉宽失真度
    3. 8.3 上升和下降时间
    4. 8.4 输入和禁用响应时间
    5. 8.5 可编程死区时间
    6. 8.6 上电 UVLO 到输出延迟
    7. 8.7 CMTI 测试
  9. 9 详细说明
    1. 9.1 概述
    2. 9.2 功能方框图
    3. 9.3 特性说明
      1. 9.3.1 VDD、VCCI 和欠压锁定 (UVLO)
      2. 9.3.2 输入和输出逻辑表
      3. 9.3.3 输入级
      4. 9.3.4 输出级
      5. 9.3.5 UCC21540-Q1 中的二极管结构
    4. 9.4 器件功能模式
      1. 9.4.1 禁用引脚
      2. 9.4.2 可编程死区时间 (DT) 引脚
        1. 9.4.2.1 DT 引脚连接至 VCCI
        2. 9.4.2.2 在 DT 和 GND 引脚之间连接编程电阻器
  10. 10应用和实现
    1. 10.1 应用信息
    2. 10.2 典型应用
      1. 10.2.1 设计要求
      2. 10.2.2 详细设计过程
        1. 10.2.2.1 设计 INA/INB 输入滤波器
        2. 10.2.2.2 选择死区时间电阻器和电容器
        3. 10.2.2.3 选择外部自举二极管及其串联电阻
        4. 10.2.2.4 栅极驱动器输出电阻器
        5. 10.2.2.5 栅极至源极电阻器选择
        6. 10.2.2.6 估算栅极驱动器功率损耗
        7. 10.2.2.7 估算结温
        8. 10.2.2.8 选择 VCCI、VDDA/B 电容器
          1. 10.2.2.8.1 选择 VCCI 电容器
          2. 10.2.2.8.2 选择 VDDA（自举）电容器
          3. 10.2.2.8.3 选择 VDDB 电容器
        9. 10.2.2.9 具有输出级负偏置的应用电路
      3. 10.2.3 应用曲线
  11. 11电源相关建议
  12. 12布局
    1. 12.1 布局指南
      1. 12.1.1 元件放置注意事项
      2. 12.1.2 接地注意事项
      3. 12.1.3 高电压注意事项
      4. 12.1.4 散热注意事项
    2. 12.2 布局示例
  13. 13器件和文档支持
    1. 13.1 文档支持
      1. 13.1.1 相关文档
    2. 13.2 接收文档更新通知
    3. 13.3 支持资源
    4. 13.4 商标
    5. 13.5 静电放电警告
    6. 13.6 术语表
  14. 14机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

9.3.1 VDD、VCCI 和欠压锁定 (UVLO)

UCC21540-Q1 针对两路输出 VDD 和 VSS 引脚之间的每个电源电压提供内部欠压锁定 (UVLO) 保护功能。当 VDD 偏置电压在器件启动后低于 VVDD_ON 或在启动后低于 VVDD_OFF 时，无论输入引脚的状态如何，VDD UVLO 功能都会将相应通道输出保持为低电平。VDDx UVLO 功能会在通道 A 和通道 B 之间独立工作，允许需要低侧输出的自举系统在高侧偏置前能够进行充电。

当驱动器的输出级处于未偏置或 UVLO 状态时，驱动器输出通过限制驱动器输出上电压上升的有源钳位电路保持低电平（如图 9-1 所示）。在这种情况下，上部 PMOS 通过 RHi-Z 电阻性地保持关断，而下部 NMOS 栅极通过 RCLAMP 连接到驱动器输出端。在该配置下，输出被有效地钳位至下部 NMOS 器件的阈值电压，不管是否存在偏置电源，该阈值电压通常约为 1.75V。

GUID-917E37B5-866D-46A1-A7B7-CC4941E6E36E-low.gif图 9-1 有源下拉功能的简化表示

VDD UVLO 保护还具有迟滞功能 (VVDD_HYS)。当电源存在接地噪声时，该迟滞可防止抖动。得益于此，该器件还可以接受偏置电压小幅下降，这种情况常见于器件开始开关和工作电流消耗突然增加时。

UCC21540-Q1 的输入端还具有内部欠压锁定 (UVLO) 保护功能。除非电源电压 VCCI 在启动时超过 VVCCI_ON，否则输入不会影响输出。当电源电压 VCCI 在启动后降至 VVCCI_OFF 以下时，输出会保持低电平，并且无法响应输入。与用于 VDD 的 UVLO 相似，这里存在迟滞 (VVCCI_HYS) 以确保稳定运行。

表 9-1 VCCI UVLO 功能逻辑(1)
条件输入输出
INAINBOUTAOUTB
器件启动期间 VCCI-GND < VVCCI_ONHLLL
器件启动期间 VCCI-GND < VVCCI_ONLHLL
器件启动期间 VCCI-GND < VVCCI_ONHHLL
器件启动期间 VCCI-GND < VVCCI_ONLLLL
器件启动后 VCCI-GND < VVCCI_OFFHLLL
器件启动后 VCCI-GND < VVCCI_OFFLHLL
器件启动后 VCCI-GND < VVCCI_OFFHHLL
器件启动后 VCCI-GND < VVCCI_OFFLLLL
(1) VDDx > VDD_ON。
表 9-2 VDDx UVLO 功能逻辑(1)
条件输入输出
INAINBOUTAOUTB
器件启动期间 VDD-VSS < VVDD_ONHLLL
器件启动期间 VDD-VSS < VVDD_ONLHLL
器件启动期间 VDD-VSS < VVDD_ONHHLL
器件启动期间 VDD-VSS < VVDD_ONLLLL
器件启动后 VDD-VSS < VVDD_OFFHLLL
器件启动后 VDD-VSS < VVDD_OFFLHLL
器件启动后 VDD-VSS < VVDD_OFFHHLL
器件启动后 VDD-VSS < VVDD_OFFLLLL
(1) VCCI > VCCI_ON。