ZHCSJ18D October 2018 – November 2024 UCC21530
PRODUCTION DATA
每当电源电压 VCCI 从低于下降阈值 VVCCI_OFF 变为高于上升阈值 VVCCI_ON 时,以及每当电源电压 VDDx 从低于下降阈值 VVDDx_OFF 变为高于上升阈值 VVDDx_ON 时,输出开始响应输入前会存在一些延迟。对于 VCCI UVLO,此延迟定义为 tVCCI+ to OUT,最大值为 50µs。对于 VDDx UVLO,此延迟定义为 tVDD+ to OUT, 最大值为 10µs。TI 建议在驱动输入信号前留出一些裕量,以确保将驱动器 VCCI 和 VDD 偏置电源完全激活。图 6-5 和图 6-6 展示了 VCCI 和 VDD 的加电 UVLO 延迟时序图。
每当电源电压 VCCI 降至下降阈值 VVCCI_OFF 以下,或者 VDDx 降至下降阈值 VVDDx_OFF 以下时,输出会停止响应输入并在 < 2µs 内保持低电平。这种不对称延迟旨在确保器件能够在 VCCI 或 VDDx 断电期间安全运行。
图 6-5 VCCI 上电 UVLO 延迟
图 6-6 VDDA/B 上电 UVLO 延迟