ZHCSJ18C October   2018  – November 2021 UCC21530

PRODUCTION DATA  

  1. 特性
  2. 应用
  3. 说明
  4. 修订历史记录
  5. 引脚配置和功能
  6. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议工作条件
    4. 6.4  热性能信息
    5. 6.5  额定功率
    6. 6.6  绝缘规格
    7. 6.7  安全相关认证
    8. 6.8  安全限值
    9. 6.9  电气特征
    10. 6.10 开关特征
    11. 6.11 绝缘特征曲线
    12. 6.12 典型特征
  7. 参数测量信息
    1. 7.1 传播延迟和脉宽失真度
    2. 7.2 上升和下降时间
    3. 7.3 输入和使能响应时间
    4. 7.4 可编程死区时间
    5. 7.5 上电 UVLO 到输出延迟
    6. 7.6 CMTI 测试
  8. 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 VDD、VCCI 和欠压锁定 (UVLO)
      2. 8.3.2 输入和输出逻辑表
      3. 8.3.3 输入级
      4. 8.3.4 输出级
      5. 8.3.5 UCC21530 中的二极管结构
    4. 8.4 器件功能模式
      1. 8.4.1 使能引脚
      2. 8.4.2 可编程死区时间 (DT) 引脚
        1. 8.4.2.1 DT 引脚连接至 VCC
        2. 8.4.2.2 DT 引脚连接至 DT 和 GND 引脚之间的编程电阻器
  9. 应用和实现
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 设计 INA/INB 输入滤波器
        2. 9.2.2.2 选择死区时间电阻器和电容器
        3. 9.2.2.3 栅极驱动器输出电阻器
        4. 9.2.2.4 估算栅极驱动器功率损耗
        5. 9.2.2.5 估算结温
        6. 9.2.2.6 选择 VCCI、VDDA/B 电容器
          1. 9.2.2.6.1 选择 VCCI 电容器
        7. 9.2.2.7 其他应用示例电路
      3. 9.2.3 应用曲线
  10. 10电源相关建议
  11. 11布局
    1. 11.1 布局指南
      1. 11.1.1 元件放置注意事项
      2. 11.1.2 接地注意事项
      3. 11.1.3 高电压注意事项
      4. 11.1.4 散热注意事项
    2. 11.2 布局示例
  12. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 接收文档更新通知
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 术语表
      1.      机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

上电 UVLO 到输出延迟

每当电源电压 VCCI 从低于下降阈值 VVCCI_OFF 变为高于上升阈值 VVCCI_ON 时,以及每当电源电压 VDDx 从低于下降阈值 VVDDx_OFF 变为高于上升阈值 VVDDx_ON 时,输出开始响应输入前会存在一些延迟。对于 VCCI UVLO,此延迟定义为 tVCCI+ to OUT,通常为 40 µs。对于 VDDx UVLO,此延迟定义为 tVDD+ to OUT,通常为 50 µs。TI 建议在驱动输入信号前留出一些裕量,以确保将驱动器 VCCI 和 VDD 偏置电源完全激活。图 7-5图 7-6 显示了 VCCI 和 VDD 的上电 UVLO 延迟时序图。

每当电源电压 VCCI 降至下降阈值 VVCCI_OFF 以下,或者 VDDx 降至下降阈值 VVDDx_OFF 以下时,输出会停止响应输入并在 1 µs 内保持低电平。这种不对称延迟旨在确保器件能够在 VCCI 或 VDDx 断电期间安全运行。

GUID-DDC6CE18-4897-4436-B113-2BCB98844DB9-low.gif图 7-5 VCCI 上电 UVLO 延迟
GUID-9A613070-6AE3-46ED-B6DD-372EF5D13039-low.gif图 7-6 VDDA/B 上电 UVLO 延迟