ZHCSJ20D August   2018  – April 2021 UCC21530-Q1

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 引脚配置和功能
    1.     引脚功能
  6. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议工作条件
    4. 6.4  热性能信息
    5. 6.5  额定功率
    6. 6.6  绝缘规格
    7. 6.7  安全相关认证
    8. 6.8  安全限值
    9. 6.9  电气特征
    10. 6.10 开关特征
    11. 6.11 绝缘特征曲线
    12. 6.12 典型特征
  7. 7 参数测量信息
    1. 7.1 传播延迟和脉宽失真度
    2. 7.2 上升和下降时间
    3. 7.3 输入和使能响应时间
    4. 7.4 可编程死区时间
    5. 7.5 上电 UVLO 到输出延迟
    6. 7.6 CMTI 测试
  8. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 VDD、VCCI 和欠压锁定 (UVLO)
      2. 8.3.2 输入和输出逻辑表
      3. 8.3.3 输入级
      4. 8.3.4 输出级
      5. 8.3.5 UCC21530-Q1 中的二极管结构
    4. 8.4 器件功能模式
      1. 8.4.1 使能引脚
      2. 8.4.2 可编程死区时间 (DT) 引脚
        1. 8.4.2.1 DT 引脚连接至 VCC
        2. 8.4.2.2 DT 引脚连接至 DT 和 GND 引脚之间的编程电阻器
          1.        应用和实现
            1. 9.1 应用信息
            2. 9.2 典型应用
              1. 9.2.1 设计要求
              2. 9.2.2 详细设计过程
                1. 9.2.2.1 设计 INA/INB 输入滤波器
                2. 9.2.2.2 选择死区时间电阻器和电容器
                3. 9.2.2.3 栅极驱动器输出电阻器
                4. 9.2.2.4 估算栅极驱动器功率损耗
                5. 9.2.2.5 估算结温
                6. 9.2.2.6 选择 VCCI、VDDA/B 电容器
                  1. 9.2.2.6.1 选择 VCCI 电容器
                7. 9.2.2.7 其他应用示例电路
              3. 9.2.3 应用曲线
                1.           电源相关建议
  9. 9 布局
    1. 9.1 布局指南
      1. 9.1.1 元件放置注意事项
      2. 9.1.2 接地注意事项
      3. 9.1.3 高电压注意事项
      4. 9.1.4 散热注意事项
    2. 9.2 布局示例
  10. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 社区资源
    4. 10.4 商标
      1.      机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.3.1 VDD、VCCI 和欠压锁定 (UVLO)

UCC21530-Q1 在两路输出 VDD 和 VSS 引脚之间的电源电路块具有内部欠压锁定 (UVLO) 保护功能。当 VDD 偏置电压在器件启动后低于 VVDD_ON 或在启动后低于 VVDD_OFF 时，无论输入引脚（INA 和 INB）的状态如何，VDD UVLO 功能都会使受影响的输出保持为低电平。

当驱动器的输出级处于未偏置或 UVLO 状态时，驱动器输出通过限制驱动器输出上电压上升的有源钳位电路保持为低电平（如图 8-1 所示）。在这种情况下，上部 PMOS 被 RHi-Z 阻断，而下部 NMOS 栅极通过 RCLAMP 连接到驱动器输出端。在该配置下，当没有偏置电源时，输出被有效地钳位到下部 NMOS 器件的阈值电压通常小于 1.5V。

GUID-0F176833-009C-4BA2-9E90-75BA88FD09B6-low.gif图 8-1 有源下拉特性的简化表示

VDD UVLO 保护还具有迟滞功能 (VVDD_HYS)。当电源存在接地噪声时，该迟滞可防止抖动。得益于此，该器件还可以接受偏置电压小幅下降，这种情况在器件开始切换和工作电流消耗突然增加时必然会发生的。

UCC21530-Q1 的输入侧还具有内部欠压锁定 (UVLO) 保护特性。除非电压 VCCI 在启动时超过 VVCCI_ON，否则器件不会进入工作模式。一旦引脚接收到低于 VVCCI_OFF 的电压，信号将停止传输。与 VDD UVLO 的方式相同，存在迟滞 (VVCCI_HYS)以确保稳定运行。

UCC21530-Q1 可承受 VDD 的绝对最大值为 30V，VCCI 的绝对最大值为 20V。

表 8-1 UCC21530-Q1 VCCI UVLO 特性逻辑
条件输入输出
INAINBOUTAOUTB
器件启动期间 VCCI-GND < VVCCI_ONHLLL
器件启动期间 VCCI-GND < VVCCI_ONLHLL
器件启动期间 VCCI-GND < VVCCI_ONHHLL
器件启动期间 VCCI-GND < VVCCI_ONLLLL
器件启动后 VCCI-GND < VVCCI_OFFHLLL
器件启动后 VCCI-GND < VVCCI_OFFLHLL
器件启动后 VCCI-GND < VVCCI_OFFHHLL
器件启动后 VCCI-GND < VVCCI_OFFLLLL
表 8-2 UCC21530-Q1 VDD UVLO 特性逻辑
条件输入：INx输出：OUTx
器件启动期间 VDDx-VSSx < VVDD_ONLL
器件启动期间 VDDx-VSSx < VVDD_ONHL
器件启动后 VDDx-VSSx < VVDD_OFFLL
器件启动后 VDDx-VSSx < VVDD_OFFHL