ZHCSZ76 December   2025

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 功能方框图
  6. 5 器件比较
    1. 5.1 器件比较图
  7. 6 引脚配置和功能
    1. 6.1 引脚图
    2. 6.2 引脚属性
      1.      11
    3. 6.3 信号说明
      1.      13
      2.      14
      3.      15
      4.      16
      5.      17
      6.      18
      7.      19
      8.      20
      9.      21
      10.      22
      11.      23
      12.      24
      13.      25
      14.      26
      15.      27
    4. 6.4 未使用引脚的连接
  8. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级
    3. 7.3  建议运行条件
    4. 7.4  热性能信息
    5. 7.5  电源电流特性
      1. 7.5.1 运行/睡眠模式
      2. 7.5.2 停止/待机模式
      3. 7.5.3 关断模式
    6. 7.6  电源时序
      1. 7.6.1 电源斜坡
      2. 7.6.2 POR 和 BOR
    7. 7.7  闪存特性
    8. 7.8  时序特性
    9. 7.9  时钟规格
      1. 7.9.1 系统振荡器 (SYSOSC)
      2. 7.9.2 低频振荡器 (LFOSC)
      3. 7.9.3 系统锁相环 (SYSPLL)
      4. 7.9.4 USB 锁频环 (USBFLL)
      5. 7.9.5 低频晶体/时钟
      6. 7.9.6 高频晶体/时钟
    10. 7.10 数字 IO
      1. 7.10.1 电气特性
      2. 7.10.2 开关特性
    11. 7.11 模拟多路复用器 VBOOST
    12. 7.12 ADC
      1. 7.12.1 电气特性
      2. 7.12.2 开关特性
      3. 7.12.3 线性参数
      4. 7.12.4 典型连接图
    13. 7.13 温度传感器
    14. 7.14 VREF1
      1. 7.14.1 电压特性 (VREF1)
      2. 7.14.2 电气特性 (VREF1)
    15. 7.15 VREF2
      1. 7.15.1 电压特性 (VREF2)
      2. 7.15.2 电气特性 (VREF2)
    16. 7.16 比较器 (COMP)
      1. 7.16.1 比较器电气特性
    17. 7.17 I2C
      1. 7.17.1 I2C 特性
      2. 7.17.2 I2C 滤波器
      3. 7.17.3 I2C 时序图
    18. 7.18 SPI
      1. 7.18.1 SPI
      2. 7.18.2 SPI 时序图
    19. 7.19 UART
    20. 7.20 USB 规格
      1. 7.20.1 USB 特性（USB 模式）
    21. 7.21 串行音频
    22. 7.22 TIMx
    23. 7.23 仿真和调试
      1. 7.23.1 SWD 时序
  9. 8 详细说明
    1. 8.1  功能方框图
    2. 8.2  CPU
    3. 8.3  工作模式
      1. 8.3.1 不同工作模式下的功能 (MSPM0G5187)
    4. 8.4  电源管理单元 (PMU)
    5. 8.5  时钟模块 (CKM)
    6. 8.6  DMA
    7. 8.7  事件
    8. 8.8  存储器
      1. 8.8.1 内存组织
      2. 8.8.2 外设文件映射
      3. 8.8.3 外设中断向量
    9. 8.9  闪存存储器
    10. 8.10 SRAM
    11. 8.11 GPIO
    12. 8.12 IOMUX
    13. 8.13 ADC
    14. 8.14 温度传感器
    15. 8.15 VREF
    16. 8.16 COMP
    17. 8.17 安全性
    18. 8.18 AESADV
    19. 8.19 密钥库
    20. 8.20 CRC-P
    21. 8.21 边缘 AI NPU
    22. 8.22 串行通信接口
      1. 8.22.1 UNICOMM (UART/I2C/SPI)
        1. 8.22.1.1 UART (UNICOMM)
        2. 8.22.1.2 I2C (UNICOMM)
        3. 8.22.1.3 SPI (UNICOMM)
      2. 8.22.2 通用串行总线 (USB)
      3. 8.22.3 数字音频接口 - I2S/TDM
    23. 8.23 低频子系统 (LFSS)
    24. 8.24 RTC_B
    25. 8.25 IWDT_B
    26. 8.26 WWDT
    27. 8.27 计时器 (TIMx)
    28. 8.28 器件模拟连接
    29. 8.29 输入/输出图
    30. 8.30 串行线调试接口
    31. 8.31 引导加载程序 (BSL)
    32. 8.32 器件出厂常量
    33. 8.33 标识
  10. 9 应用、实施和布局
    1. 9.1 典型应用
      1. 9.1.1 原理图
  11. 10器件和文档支持
    1. 10.1 入门和后续步骤
    2. 10.2 器件命名规则
    3. 10.3 工具与软件
    4. 10.4 文档支持
    5. 10.5 支持资源
    6. 10.6 商标
    7. 10.7 静电放电警告
    8. 10.8 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)

7.9.1 系统振荡器 (SYSOSC)

在自然通风条件下的工作温度范围内测得（除非另有说明）
参数 测试条件 最小值 典型值 最大值 单位
fSYSOSC 出厂修整的 SYSOSC 频率 SYSOSCCFG.FREQ=00 (BASE) 32 MHz
SYSOSCCFG.FREQ=01 4
用户修整的 SYSOSC 频率 SYSOSCCFG.FREQ=10，SYSOSCTRIMUSER.FREQ=10 24
SYSOSCCFG.FREQ=10，SYSOSCTRIMUSER.FREQ=01 16
fSYSOSC 启用频率校正环路 (FCL) 并假设使用理想 ROSC 电阻器时的 SYSOSC 频率精度 (1) (2) SETUSEFCL=1，Ta = 25℃ -0.60 0.68 %
SETUSEFCL = 1，-40℃ ≤ Ta ≤ 85℃ -0.80 0.93
SETUSEFCL = 1，-40 ℃ ≤ Ta ≤ 105℃ -0.80 1.1
SETUSEFCL = 1，-40 ℃ ≤ Ta ≤ 125℃ -0.80 1.3
fSYSOSC 启用频率校正环路 (FCL) 且 ROSC 电阻器置于 ROSC 引脚时的 SYSOSC 精度，适用于经过出厂修整的频率 (1) SETUSEFCL=1，Ta = 25℃，±0.1% ±25ppm ROSC -0.7 0.78 %
SETUSEFCL=1，-40℃ ≤ Ta ≤ 85℃，±0.1% ±25ppm ROSC -1.1 1.2
SETUSEFCL=1，-40℃ ≤ Ta ≤ 105℃，±0.1% ±25ppm ROSC -1.1 1.4
SETUSEFCL=1，-40℃ ≤ Ta ≤ 125℃，±0.1% ±25ppm ROSC -1.1 1.7
fSYSOSC 使用内部 ROSC 电阻器且启用频率校正环路 (FCL)，频率为 32MHz 时的 SYSOSC 频率精度(4) SETUSEFCL=1，Ta = 25℃ -1.2 1.3 %
SETUSEFCL = 1，-40℃ ≤ Ta ≤ 125℃ -2.1 1.6
fSYSOSC 使用内部 ROSC 电阻器且启用频率校正环路 (FCL)，频率为 4MHz 时的 SYSOSC 频率精度(4) SETUSEFCL=1，Ta = 25℃ -1.2 1.7 %
SETUSEFCL = 1，-40℃ ≤ Ta ≤ 125℃ -2.3 1.8
fSYSOSC 禁用频率校正环路 (FCL) 后的 SYSOSC 精度，32MHz SETUSEFCL=0，SYSOSCCFG.FREQ=00，-40℃ ≤ Ta ≤ 125℃ -2.6 1.8 %
fSYSOSC 禁用频率校正环路 (FCL) 后的 SYSOSC 精度，适用于经过出厂调整的频率，4MHz SETUSEFCL=0，SYSOSCCFG.FREQ=01，-40℃ ≤ Ta ≤ 125℃ -2.8 2.1 %
ROSC 在 ROSC 引脚和 VSS 之间安装外部电阻器 (1) SETUSEFCL=1 100 kΩ
tsettle, SYSOSC 达到目标精度的稳定时间 (3) SETUSEFCL = 1，±0.1% 25ppm ROSC (1) 30 us
(1) SYSOSC 频率校正环路 (FCL) 通过外部基准电阻 (ROSC) 实现高 SYSOSC 精度，当使用 FCL 时，该电阻必须连接在器件 ROSC 引脚和 VSS 之间。  所示精度为采用 ±0.1% ±25ppm ROSC 时；也可以使用宽松容差电阻（SYSOSC 精度会有所降低）。  有关计算各种 ROSC 精度所对应的 SYSOSC 精度的详细信息，请参阅技术参考手册的“SYSOSC”一节。  如果未启用 FCL，则无需填充 ROSC。
(2) 仅表示器件精度。  必须将所用 ROSC 电阻器的容差和温度漂移与此规格结合使用，以确定最终精度。  ±0.1% ±25ppm ROSC 的性能作为基准点提供。
(3) SYSOSC 被唤醒（例如，退出低功耗模式时）并且 FCL 已启用时，SYSOSC 最初将下冲目标频率 fSYSOSC，额外的误差最高为 fsettle,SYSOSC，时间为 tsettle,SYSOSC，之后可达到目标精度。
(4) 使用 FCL 时，SYSOSC 频率校正环路 (FCL) 可通过内部基准电阻器实现高 SYSOSC 精度。有关计算 SYSOSC 精度的详细信息，请参阅技术参考手册的“SYSOSC”部分。