ZHCSFC4D december   2015  – september 2020 HD3SS3220

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 引脚配置和功能
    1.     引脚功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
  8. 7 详细说明
    1. 7.1 概述
      1. 7.1.1 电缆、适配器和直接连接器件
        1. 7.1.1.1 USB Type-C 插座和插头
        2. 7.1.1.2 USB Type-C 电缆
        3. 7.1.1.3 传统电缆和适配器
        4. 7.1.1.4 直接连接器件
        5. 7.1.1.5 音频适配器
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  DFP/供电端 – 下行端口
      2. 7.3.2  UFP/受电端 – 上行端口
      3. 7.3.3  DRP – 双角色端口
      4. 7.3.4  电缆方向和多路复用器控制
      5. 7.3.5  Type-C 电流模式
      6. 7.3.6  附件支持
      7. 7.3.7  音频附件
      8. 7.3.8  调试附件
      9. 7.3.9  针对有源电缆提供 VCONN 支持
      10. 7.3.10 I2C 和 GPIO 控制
      11. 7.3.11 HD3SS3220 V(BUS) 检测
      12. 7.3.12 VDD5 和 VCC33 上电要求
    4. 7.4 器件功能模式
      1. 7.4.1 未连接模式
      2. 7.4.2 工作模式
      3. 7.4.3 电池无电
      4. 7.4.4 关断模式
    5. 7.5 编程
    6. 7.6 寄存器映射
      1. 7.6.1 器件标识寄存器（偏移 = 0x07 至 0x00）[复位 = 0x00、0x54、0x55、0x53、0x42、0x33、0x32、0x32]
      2. 7.6.2 连接状态寄存器（偏移 = 0x08）[复位 = 0x00]
      3. 7.6.3 连接状态和控制寄存器（偏移 = 0x09）[复位 = 0x20]
      4. 7.6.4 通用控制寄存器（偏移 = 0x0A）[复位 = 0x00]
      5. 7.6.5 器件修订版本寄存器（偏移 = 0xA0）[复位 = 0x02]
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用，DRP 端口
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 典型应用，DFP 端口
        1. 8.2.3.1 设计要求
        2. 8.2.3.2 详细设计过程
      4. 8.2.4 典型应用，UFP 端口
        1. 8.2.4.1 设计要求
        2. 8.2.4.2 详细设计过程
  10.   电源相关建议
  11. 9 布局
    1. 9.1 布局指南
      1. 9.1.1 建议的 PCB 堆叠
      2. 9.1.2 高速信号布线长度匹配
      3. 9.1.3 差分信号间距
      4. 9.1.4 高速差分信号规则
      5. 9.1.5 差分对的对称性
      6. 9.1.6 过孔不连续性缓解
      7. 9.1.7 表面贴装器件焊盘不连续性缓解
      8. 9.1.8 ESD/EMI 注意事项
    2. 9.2 布局
  12. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 社区资源
    3. 10.3 商标
  13. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.10 I2C 和 GPIO 控制

用户可使用 ADDR 引脚将 HD3SS3220 配置为 I2C 或 GPIO。ADDR 引脚是一个 3 电平控制引脚。当 ADDR 引脚保持悬空 (NC) 时，HD3SS3220 处于 GPIO 模式。当 ADDR 引脚被拉为高电平时，HD3SS3220 处于 I2C 模式，地址位 6 等于 1。当 ADDR 引脚被拉为低电平时，HD3SS3220 处于 I2C 模式，地址位 6 等于 0。

HD3SS3220 的所有输出均为开漏配置。

OUT1 和 OUT2 引脚用于输出处于 GPIO 模式时的 Type-C 电流模式。此外，OUT3 引脚用于传达 GPIO 模式下的音频附件模式。可以在表 7-3 中找到这些输出引脚的细节。

表 7-3 OUT1 和 OUT2 的简化操作
OUT1OUT2广播
HH默认
HL默认
LH中
LL高电平

在 I2C 模式下运行时，HD3SS3220 使用 SCL 时钟线和 SDA 数据线以及 INT 引脚。INT 引脚向系统传达中断或 I2C 寄存器的变化。当 HD3SS3220 使用新信息更新寄存器时，INT 引脚将被拉低。INT_N 引脚为开漏。当 INT 引脚被拉低时，应设置 INTERRUPT_STATUS 寄存器。客户应向 I2C 写入以清除 INTERRUPT_STATUS 寄存器。

在 GPIO 模式下运行时，OUT3 引脚用于代替 INT 引脚，以确定是否检测到并连接了音频附件。当检测到音频附件时，OUT3 引脚被拉至低电平。

注：

当为 I2C 上拉使用 3.3V 电源时，客户必须确保 VDD5 至少为 3V。否则，I2C 可能会对器件反向供电。