4 引脚配置和功能

图 4-1 VBN 封装，18 引脚 VQFN（顶视图）

引脚功能

引脚		I/O⁽¹⁾	说明
名称	编号	I/O⁽¹⁾	说明
DHL/ZVDL	1	IO	在 PWM 模式下，通过将一个电阻器连接到 AGND 来设置高电平到低电平转换的死区时间。在 IIM 模式下，零电压检测输出信号用于指示低侧 FET 在当前开关周期中是否实现了零电压开关。注意：请勿将 ZVDL 连接到 GVDD。
DLH/ZVDH	2	IO	在 PWM 模式下，通过将一个电阻器连接到 AGND 来设置低电平到高电平转换的死区时间。在 IIM 模式下，零电压检测输出信号用于指示高侧 FET 在当前开关周期中是否实现了零电压开关。
RDLR	3	I	通过连接到 AGND 的电阻器设置低侧 FET 导通的压摆率控制。
RDLF	4	I	通过连接到 AGND 的电阻器设置低侧 FET 关断的压摆率控制。将该引脚悬空以启用 PWM 模式。
OUT	5	P	开关节点。在内部连接到 HS 引脚。
PGND	6、17、18	G	电源地。低侧 GaN FET 源极。内部连接到低侧 GaN FET 源极。
VM	7	P	输入电压引脚。内部连接到高侧 GaN FET 漏极。
RDHF	8	I	通过连接到 HS 的电阻器设置高侧 FET 关断的压摆率控制。
RDHR	9	I	通过连接到 HS 的电阻器设置高侧 FET 导通的压摆率控制。注意：请勿将 RDHR 引脚悬空。
BOOT	10	P	高侧栅极驱动器自举电源轨。将旁路电容器连接到 HS。
HS	11	P	高侧 GaN FET 源极连接。
ENIN/HI	12	I	在 PWM 模式下，为高侧和低侧 FET 启用栅极驱动。在 IIM 模式下，启用高侧栅极驱动器控制输入。
PWM/LI	13	I	在 PWM 模式下，启用 PWM 输入。在 IIM 模式下，启用低侧栅极驱动器控制输入。
GVDD	14	P	5V 器件电源。
AGND	15	G	模拟地。内部连接到低侧 GaN FET 源极。
EN/FLT	16	IO	芯片使能和故障输出引脚。通过 4.7kΩ 电阻器连接到微控制器输出或 GVDD。

(1) I = 输入，O = 输出，IO = 输入/输出，G = 接地，P = 电源