ZHCSZ02 October 2025 DRV7167
ADVANCE INFORMATION
通过 DRV7167A 器件，可以轻松设计高功率密度电路板，无需底层填料，同时仍能满足爬电距离和间隙要求。高侧栅极驱动器和低侧栅极驱动器之间的传播延迟相匹配，可实现对死区时间的严格控制。在基于 GaN 的应用中，控制死区时间对于保持高效率至关重要。在 DRV7167A 中，HI 和 LI 可以独立控制。对于下降阈值和上升阈值，HI 和 LI 与驱动器之间的传播匹配度均极高，可确保死区时间小于 10ns。同时，该器件还具有单 PWM 模式，可通过电阻器设置进行死区时间调整，以便与 IO 数量受限的控制器配合使用。将 GaN FET 半桥与驱动器的共同封装可确保尽可能降低共源电感。尽可能降低此电感对硬开关式拓扑的性能有显著影响。
带过电压调节功能的内置自举电路无需使用任何额外的外部电路，即可防止高侧栅极驱动器超过 GaN FET 的最大栅源电压 (Vgs)。内置驱动器在 GVDD 和自举 (BOOT-HS) 电源轨上具有欠压锁定 (UVLO) 功能。当电压低于 UVLO 阈值电压时，器件会忽略 HI 和 LI 信号，以防止 GaN FET 发生部分导通。在 UVLO 以下，如果电压足够 (VGVDD > 2.5V)，驱动器会主动将高侧和低侧栅极驱动器输出拉至低电平。UVLO 阈值迟滞可防止电压尖峰引起的抖动和意外导通。
两个 FET 上均实现了基于 VDS 监测的短路保护。零电压检测 (ZVD) 报告可优化死区时间，从而更大限度地缩短第三象限导通时间。
应使用电容值为 1µF 或更高的外部 VGVDD 旁路电容器。为更大限度缩短与引脚之间的布线长度，TI 建议使用 0402 尺寸。为更大限度减少寄生电感，应将旁路电容器和自举电容器尽可能靠近器件放置。