ZHCSZ02 October   2025 DRV7167

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息_DRV7167A
    5. 5.5 电气特性
  7. 6 参数测量信息
    1. 6.1 传播延迟和失配测量
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 控制输入
      2. 7.3.2 启动和 UVLO
      3. 7.3.3 自举电源调节
      4. 7.3.4 电平转换
      5. 7.3.5 零电压检测 (ZVD) 报告
      6. 7.3.6 短路保护 (SCP)
      7. 7.3.7 过热检测 (OTD)
      8. 7.3.8 故障指示
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 典型应用 - PWM 模式
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息
      1. 11.1.1 机械数据

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.3 电源相关建议

DRV7167A 的建议偏置电源电压范围为 4.5V 至 5.5V。请注意，低侧 GaN FET 的栅极电压未在内部钳位。因此，务必要将 GVDD 辅助电源保持在建议的工作范围内，以防超过低侧 GaN 晶体管栅极击穿电压。

UVLO 保护功能还涉及迟滞功能。这意味着，如果器件在正常模式下运行，即使 GVDD 电压下降，只要压降不超过迟滞规格 VGVDD(hyst)，器件就会继续在正常模式下运行。如果压降超过迟滞规格，器件将关断。因此，在 4.5V 或接近 4.5V 范围内运行时，辅助电源输出端的电压纹波必须小于 DRV7167A 的迟滞规格，以免触发器件关断。

在 GVDD 和 AGND 引脚之间放置本地旁路电容器。该电容器必须尽可能靠近器件。建议使用低 ESR 的陶瓷表面贴装电容器。TI 建议在 GVDD 和 AGND 之间使用 2 个电容器：一个是用于高频滤波的 100nF 陶瓷表面贴装电容器，放置在非常靠近 GVDD 和 AGND 引脚的位置，另一个是用于满足 IC 偏置要求的 1μF 至 10μF 表面贴装电容器。