ZHCSZ02 October   2025 DRV7167

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息_DRV7167A
    5. 5.5 电气特性
  7. 6 参数测量信息
    1. 6.1 传播延迟和失配测量
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 控制输入
      2. 7.3.2 启动和 UVLO
      3. 7.3.3 自举电源调节
      4. 7.3.4 电平转换
      5. 7.3.5 零电压检测 (ZVD) 报告
      6. 7.3.6 短路保护 (SCP)
      7. 7.3.7 过热检测 (OTD)
      8. 7.3.8 故障指示
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 典型应用 - PWM 模式
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息
      1. 11.1.1 机械数据

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.5 零电压检测 (ZVD) 报告

DRV7167A 支持零电压检测 (ZVD)，可指示高侧和低侧 FET 是否在任何转换中转换至第三象限。该信息在 ZVDH（高侧 FET）和 ZVDL（低侧 FET）引脚上报告。该功能仅适用于 IIM 模式。

对于低侧 FET，如果在特定转换中开关节点将 VTHRESH_ZVD 降至 AGND 以下且持续时间大于 t3RD_ZVD，则会生成一个持续时间为 tWD_ZVD 的低脉冲，延迟为 tDLY_ZVD_L。

对于高侧 FET，如果在特定转换中开关节点将 VTHRESH_ZVD 升至 VM 以上且持续时间大于 t3RD_ZVD，则会在一个单 PWM 周期后生成一个持续时间为 tWD_ZVD 的低电平脉冲，与相应 LI 转换之间的延迟为 tDLY_ZVD_H。

使用 DRV7167A 的控制器可以使用 ZVD 信息来调整死区时间，并尽可能缩短高侧和低侧 FET 的第三象限导通时间。