ZHCSKM7I December   2019  – August 2025 DP83826E , DP83826I

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 模式比较表
  6. 5 引脚配置和功能（增强模式）
  7. 6 引脚配置和功能（基本模式）
  8. 7 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 等级
    3. 7.3 建议运行条件
    4. 7.4 热性能信息
    5. 7.5 电气特性
    6. 7.6 时序要求
    7. 7.7 时序图
    8. 7.8 典型特性
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1  自动协商（速度/双工选择）
      2. 8.3.2  自动 MDIX 分辨率
      3. 8.3.3  节能以太网
        1. 8.3.3.1 EEE 概述
        2. 8.3.3.2 EEE 协商
      4. 8.3.4  旧 MAC 的 EEE 不支持 802.3az
      5. 8.3.5  局域网唤醒数据包检测
        1. 8.3.5.1 魔术包结构
        2. 8.3.5.2 魔术包示例
        3. 8.3.5.3 局域网唤醒配置和状态
      6. 8.3.6  低功耗模式
        1. 8.3.6.1 主动睡眠
        2. 8.3.6.2 IEEE 断电
        3. 8.3.6.3 深度断电状态
      7. 8.3.7  RMII 中继器模式
      8. 8.3.8  时钟输出
      9. 8.3.9  媒体独立接口 (MII)
      10. 8.3.10 简化媒体独立接口 (RMII)
      11. 8.3.11 串行管理接口
        1. 8.3.11.1 扩展寄存器空间访问
        2. 8.3.11.2 写入地址操作
        3. 8.3.11.3 读取地址操作
        4. 8.3.11.4 写入（无后增量）操作
        5. 8.3.11.5 读取（无后增量）操作
        6. 8.3.11.6 示例写入操作（无后增量）
      12. 8.3.12 100BASE-TX
        1. 8.3.12.1 100BASE-TX 变送器
          1. 8.3.12.1.1 代码组编码和注入
          2. 8.3.12.1.2 扰频器
          3. 8.3.12.1.3 NRZ 到 NRZI 编码器
          4. 8.3.12.1.4 二进制到 MLT-3 转换器
        2. 8.3.12.2 100BASE-TX 接收器
      13. 8.3.13 10BASE-Te
        1. 8.3.13.1 静噪
        2. 8.3.13.2 正常链路脉冲检测和生成
        3. 8.3.13.3 Jabber
        4. 8.3.13.4 工作链路链极性检测和校正
      14. 8.3.14 环回模式
        1. 8.3.14.1 近端环回
        2. 8.3.14.2 MII 环回
        3. 8.3.14.3 PCS 环回
        4. 8.3.14.4 数字环回
        5. 8.3.14.5 模拟环回
        6. 8.3.14.6 远端（反向）环回
      15. 8.3.15 BIST 配置
      16. 8.3.16 电缆诊断
        1. 8.3.16.1 时域反射法 (TDR)
      17. 8.3.17 快速链路丢失功能
      18. 8.3.18 LED 和 GPIO 配置
    4. 8.4 编程
      1. 8.4.1 硬件自举配置
        1. 8.4.1.1 自举配置（增强模式）
        2. 8.4.1.2 Strap 配置（基本模式）
    5. 8.5 寄存器映射
      1. 8.5.1 DP83826 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 双绞线接口 (TPI) 网络电路
      2. 9.2.2 变压器推荐
      3. 9.2.3 电容直流阻断
      4. 9.2.4 设计要求
        1. 9.2.4.1 时钟要求
          1. 9.2.4.1.1 振荡器
          2. 9.2.4.1.2 晶体
      5. 9.2.5 详细设计过程
        1. 9.2.5.1 MII 布局指南
        2. 9.2.5.2 RMII 布局指南
        3. 9.2.5.3 MDI 布局指南
      6. 9.2.6 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 信号布线
        2. 9.4.1.2 返回路径
        3. 9.4.1.3 变压器布局
        4. 9.4.1.4 金属浇注
        5. 9.4.1.5 PCB 层堆叠
          1. 9.4.1.5.1 布局示例
  11. 10器件和文档支持
    1. 10.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.5 电气特性

在自然通风条件下的工作温度范围内并且 VDDA3V3 = 3V3 的条件下测得（除非另有说明）(1)
参数 测试条件 最小值 典型值 最大值 单位
IEEE Tx 一致性 (100BaseTx)
VOD 差分输出电压 950   1050 mV
IEEE Tx 一致性 (10BaseTe)
VOD 输出差分电压 (2) 1.54 1.75 1.96 V
功耗基线（活动模式、50% 流量、数据包大小：1518、随机内容、150 米电缆）
I(VDDA3V3=3V3) MII (100BaseTx) 45 53 mA
I(VDDA3V3=3V3) MII (10BaseTe) 35 46 mA
I(VDDA3V3=3V3) RMII 主模式 (100BaseTx) 45 53 mA
I(VDDA3V3=3V3) RMII 主模式 (10BaseTe) 35 46 mA
I(VDDA3V3=3V3) RMII 从模式 (100BaseTx) 45 53 mA
I(VDDA3V3=3V3) RMII 从模式 (10BaseTe) 35 46 mA
I(VDDIO=3V3) MII (100BaseTx) 8 14 mA
I(VDDIO=3V3) MII (10BaseTe) 5 12 mA
I(VDDIO=3V3) RMII 主模式 (100BaseTx) 9 14 mA
I(VDDIO=3V3) RMII 主模式 (10BaseTe) 9 12 mA
I(VDDIO=3V3) RMII 从模式 (100BaseTx) 7 8.5 mA
I(VDDIO=3V3) RMII 从模式 (10BaseTe) 5 6 mA
I(VDDIO=1V8) MII (100BaseTx) 5 7 mA
I(VDDIO=1V8) MII (10BaseTe) 3 6 mA
I(VDDIO=1V8) RMII 主模式 (100BaseTx) 5 7 mA
I(VDDIO=1V8) RMII 主模式 (10BaseTe) 5 6 mA
I(VDDIO=1V8) RMII 从模式 (100BaseTx) 3 6 mA
I(VDDIO=1V8) RMII 从模式 (10BaseTe) 2 3 mA
功耗（工作模式最坏情况，100% 流量，数据包大小：1518、随机内容、150 米电缆）
I(VDDA3V3=3V3) MII (100BaseTx) 44 55 mA
I(VDDA3V3=3V3) MII (10BaseTe) 35 48 mA
I(VDDA3V3=3V3) RMII 主模式 (100BaseTx) 44 55 mA
RMII 主模式 (10BaseTe) 35 48 mA
RMII 从模式 (100BaseTx) 44 55 mA
RMII 从模式 (10BaseTe) 35 48 mA
I(VDDIO=3V3) MII (100BaseTx) 10 15 mA
I(VDDIO=3V3) MII (10BaseTe) 5 12 mA
I(VDDIO=3V3) RMII 主模式 (100BaseTx) 11 15 mA
RMII 主模式 (10BaseTe) 9 12 mA
RMII 从模式 (100BaseTx) 8 12 mA
RMII 从模式 (10BaseTe) 5 10 mA
I(VDDIO=1V8) MII (100BaseTx) 6 9 mA
I(VDDIO=1V8) MII (10BaseTe) 2 6 mA
I(VDDIO=1V8) RMII 主模式 (100BaseTx) 6 9 mA
RMII 主模式 (10BaseTe) 5 7 mA
RMII 从模式 (100BaseTx) 4 8 mA
RMII 从模式 (10BaseTe) 2 6 mA
功耗（低功耗模式）
I(AVDD3V3=3V3) 100 BaseTx EEE 模式 开启 LPI 时 EEE 模式下的 100 BaseTx 链路 15 mA
I(AVDD3V3=3V3) IEEE 断电 11 mA
I(AVDD3V3=3V3) 主动睡眠 18 mA
I(AVDD3V3=3V3) 复位 12.5 mA
I(VDDIO=3V3) 100 BaseTx EEE 模式 开启 LPI 时 EEE 模式下的 100 BaseTx 链路 6 mA
I(VDDIO=3V3) IEEE 断电 10.5 mA
I(VDDIO=3V3) 主动睡眠 10.5 mA
I(VDDIO=3V3) 复位 10.5 mA
I(VDDIO=1V8) 100 BaseTx EEE 模式 开启 LPI 时 EEE 模式下的 100 BaseTx 链路 4 mA
I(VDDIO=1V8) IEEE 断电 5.5 mA
I(VDDIO=1V8) 主动睡眠 5.5 mA
I(VDDIO=1V8) 复位 5.5 mA
自举直流特性（2 级）
VIH_3v3 高电平自举阈值：3V3 1.3 V
VIL_3v3 低电平自举阈值：3V3 0.6 V
VIH_1v8 高电平自举阈值：1V8 1.3 V
VIL_1v8 低电平自举阈值：1V8 0.6 V
晶体振荡器
COSC_EXT 外部负载电容 15 30 pF
IO
VIH_3V3 高电平输入电压 VDDIO = 3.3V ±10% 1.7 V
VIL_3V3 低电平输入电压 VDDIO = 3.3V ±10% 0.8 V
VOH_3V3 高电平输出电压 IOH =-2mA、VDDIO = 3.3V ±10% 2.4 V
VOL_3V3 低电平输出电压 IOL= 2mA、VDDIO = 3.3V ±10% 0.4 V
VIH_1V8 高电平输入电压 VDDIO = 1.8V ±10% 0.65 x VDDIO  V
VIL_1V8 低电平输入电压 VDDIO = 1.8V ±10% 0.35 x VDDIO  V
VOH_1V8 高电平输出电压 IOH =-2mA、VDDIO = 1.8V ±10% VDDIO –
0.45		 V
VOL_1V8 低电平输出电压 IOL= 2mA、VDDIO = 1.8V ±10% 0.45 V
IIH 输入高电流 TA = –40℃ 至 85℃，VIN=VDDIO  15 µA
IIH 输入高电流 TA = –40℃ 至 105℃，VIN=VDDIO  25  µA
IIL 输入低电流 TA = –40℃ 至 85℃，VIN=GND  15 µA
IIL 输入低电流 TA = –40℃ 至 105℃，VIN=GND  25  µA
IOZH 三态输出大电流 TA = –40℃ 至 85℃ -15  15 µA
IOZH 三态输出大电流 TA = –40℃ 至 105℃ -25  25  µA
IOZL 三态输出小电流 TA = –40℃ 至 85℃ -15 15 µA
IOZL 三态输出小电流 TA = –40℃ 至 105℃ -25 25 µA
RPD 内部下拉电阻器 7.5 10 12.5 kΩ
RPU 内部上拉电阻器 7.5 10 12.5 kΩ
CIN 输入电容 XI 引脚 1 pF
CIN 输入电容 输入引脚 5 pF
COUT 输出电容 XO 引脚 1 pF
COUT 输出电容 输出引脚 5 pF
VCM-OSC XI 输入 osc 时钟共模电压 VDDIO = 1.8V 0.9 V
VCM-OSC XI 输入 osc 时钟共模电压 VDDIO = 3.3V 1.65 V
Rseries 集成 MAC 串联终端电阻器 RX_D[3:0]、RX_ER、RX_DV、RX_CLK、TX_CLK 50 Ω
(1) 由生产测试、特性或设计验证
(2) 要求寄存器 0x030E 编程到 0x4A40