ZHCSKM7I December   2019  – August 2025 DP83826E , DP83826I

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 模式比较表
  6. 5 引脚配置和功能（增强模式）
  7. 6 引脚配置和功能（基本模式）
  8. 7 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 等级
    3. 7.3 建议运行条件
    4. 7.4 热性能信息
    5. 7.5 电气特性
    6. 7.6 时序要求
    7. 7.7 时序图
    8. 7.8 典型特性
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1  自动协商（速度/双工选择）
      2. 8.3.2  自动 MDIX 分辨率
      3. 8.3.3  节能以太网
        1. 8.3.3.1 EEE 概述
        2. 8.3.3.2 EEE 协商
      4. 8.3.4  旧 MAC 的 EEE 不支持 802.3az
      5. 8.3.5  局域网唤醒数据包检测
        1. 8.3.5.1 魔术包结构
        2. 8.3.5.2 魔术包示例
        3. 8.3.5.3 局域网唤醒配置和状态
      6. 8.3.6  低功耗模式
        1. 8.3.6.1 主动睡眠
        2. 8.3.6.2 IEEE 断电
        3. 8.3.6.3 深度断电状态
      7. 8.3.7  RMII 中继器模式
      8. 8.3.8  时钟输出
      9. 8.3.9  媒体独立接口 (MII)
      10. 8.3.10 简化媒体独立接口 (RMII)
      11. 8.3.11 串行管理接口
        1. 8.3.11.1 扩展寄存器空间访问
        2. 8.3.11.2 写入地址操作
        3. 8.3.11.3 读取地址操作
        4. 8.3.11.4 写入（无后增量）操作
        5. 8.3.11.5 读取（无后增量）操作
        6. 8.3.11.6 示例写入操作（无后增量）
      12. 8.3.12 100BASE-TX
        1. 8.3.12.1 100BASE-TX 变送器
          1. 8.3.12.1.1 代码组编码和注入
          2. 8.3.12.1.2 扰频器
          3. 8.3.12.1.3 NRZ 到 NRZI 编码器
          4. 8.3.12.1.4 二进制到 MLT-3 转换器
        2. 8.3.12.2 100BASE-TX 接收器
      13. 8.3.13 10BASE-Te
        1. 8.3.13.1 静噪
        2. 8.3.13.2 正常链路脉冲检测和生成
        3. 8.3.13.3 Jabber
        4. 8.3.13.4 工作链路链极性检测和校正
      14. 8.3.14 环回模式
        1. 8.3.14.1 近端环回
        2. 8.3.14.2 MII 环回
        3. 8.3.14.3 PCS 环回
        4. 8.3.14.4 数字环回
        5. 8.3.14.5 模拟环回
        6. 8.3.14.6 远端（反向）环回
      15. 8.3.15 BIST 配置
      16. 8.3.16 电缆诊断
        1. 8.3.16.1 时域反射法 (TDR)
      17. 8.3.17 快速链路丢失功能
      18. 8.3.18 LED 和 GPIO 配置
    4. 8.4 编程
      1. 8.4.1 硬件自举配置
        1. 8.4.1.1 自举配置（增强模式）
        2. 8.4.1.2 Strap 配置（基本模式）
    5. 8.5 寄存器映射
      1. 8.5.1 DP83826 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 双绞线接口 (TPI) 网络电路
      2. 9.2.2 变压器推荐
      3. 9.2.3 电容直流阻断
      4. 9.2.4 设计要求
        1. 9.2.4.1 时钟要求
          1. 9.2.4.1.1 振荡器
          2. 9.2.4.1.2 晶体
      5. 9.2.5 详细设计过程
        1. 9.2.5.1 MII 布局指南
        2. 9.2.5.2 RMII 布局指南
        3. 9.2.5.3 MDI 布局指南
      6. 9.2.6 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 信号布线
        2. 9.4.1.2 返回路径
        3. 9.4.1.3 变压器布局
        4. 9.4.1.4 金属浇注
        5. 9.4.1.5 PCB 层堆叠
          1. 9.4.1.5.1 布局示例
  11. 10器件和文档支持
    1. 10.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.3.13.1 静噪

静噪用于确定差分接收输入端何时存在有效数据。静噪电路与振幅和（IEEE 802.3 10BASE-Te 标准规定的）定时测量结合使用，能够用于确定双绞线输入端的数据有效性。

静噪能够检查数据包开始时的信号，并且会拒绝不超过静噪水平（正或负，取决于极性）的任何脉冲。正确超过第一个静噪电平以后，必须在不早于 50ns 以后超过相反的静噪电平。最后，信号必须在不早于 50ns 以后再次超过原来的静噪电平，才可被视作不会被剔除的有效输入波形。该检查程序通常会导致每个数据包开头的三个前导位的丢失。发送器工作时，会先检查五个连续的转换，再指示出现的有效数据。此时，静噪电路复位。

DP83826 支持 IEEE 前导码模式和短前导码模式。请参阅 10M_CFG 寄存器（地址 = 0x2A）。